fpd-link 转换器.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
fpd-link 转换器

DS90UR908Q-Q1 ZHCSB30H – SEPTEMBER 2009– REVISED APRIL 2013 DS90UR908Q 5 - 65MHz 24 位位彩彩色色平平面面显显示示器器-链链路路(FPD-Link) II 至至 FPD-Link 转转换换器器 查查询询样样品品: DS90UR908Q-Q1 1 特特性性 说说明明 2 • 支支持持5 – 65MHz ((140Mbps 至至1.82Gbps 串串行行链链 DS90UR908Q 将 FPD-Link II 转换为FPD-Link。它 路路)) 将一个单对线(FPD-Link II) 上具有嵌入时钟的高速串 • 5 通通道道 ((4 个个数数据据+ 1 个个时时钟钟))FPD-Link 驱驱动动器器输输 行化接口转换为4 个低压差分信令(LVDS) 数据/控制 入入 数据流和 1 个 LVDS 时钟对(FPD-Link)。这个串行总 • 长长度度达达 10 米米的的AC 耦耦合合生生成成树树协协议议(STP) 互互连连 线方案消除了时钟和数据间的偏差问题,从而大大简化 • 集集成成型型输输入入端端接接 了系统设计,减少了控制器引脚数量,并且减少了互连 • 全全速速(@ Speed) 链链路路内内置置自自检检(BIST) 模模式式和和报报告告 线尺寸、重量和成本,并从总体上简化了印刷电路板 引引脚脚 (PCB) 布局布线。此外,内部DC 均衡编码被用来支 • 可可选选I2C 兼兼容容串串行行控控制制总总线线 持AC 耦合互连。 • RGB888 + VS ,,HS,,DE 支支持持 • 断断电电模模式式大大大大减减少少了了功功率率耗耗散散 DS90UR908Q 转换器恢复数据(RGB) 和控制信号并 • 快快速速随随机机数数据据锁锁定定;;无无需需基基准准时时钟钟 从一个串行数据流(FPD-Link II) 中提取时钟。它能够 锁定进入数据流,而无需使用一个协商序列或特别的 • 可可调调输输入入接接收收器器均均衡衡 SYNC (同步)模式,也不需要一个基准时钟。提供 • LOCK ((锁锁定定)) ((实实时时链链路路状状态态))报报告告引引脚脚 了一个链路状态(LOCK) 输出信号。 • 低低电电磁磁干干扰扰(EMI) FPD-Link 输输出出 • 针针对对低低EMI 的的展展频频时时钟钟生生成成(SSCG) 选选项项

文档评论(0)

497721292 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档