第3节微处理器.pptVIP

用于串操作指令中，控制地址的变化方向： 设置DF＝0，存储器地址自动增加； 设置DF＝1，存储器地址自动减少。 用于控制处理器进入单步操作方式： 设置TF＝0，处理器正常工作； 设置TF＝1，处理器单步执行指令。 8086/8088的内部寄存器 复习提问 程序是顺序串行执行,控制简单,但机器各部分利用率不高。 [例如]I部件工作时，E部件空闲， E部件工作时，I部件空闲。 (二).指令的重叠执行 如果将两条指令或若干条指令在时间上重叠起来（即指令流水)，执行过程如下： 4条指令重叠执行 为解决这一问题，设置相关的专用通路。当发生数据相关时，指令2的取操作数不去存储器中去操作数，而是直接通过专用通路得到操作数。 8088的指令执行示例 2.2.3 ● 1. 最大模式 工作电路 最大模式的特点： 1、多机系统 2、CB的多数控制信号均由总线控制器8288提供。 最小模式的特点： 1、单机系统 2、CB的多数控制信号均由8086的引脚直接提供提供。 最大模式的典型配置 最大模式总线形成 2.2 8086CPU的工作时序 2.3 80x86微处理器及其发展 80286微处理器为16位微处理器。对外具有68根引脚， 为4列直插式封装，时钟频率8MHz～10MHz。 2.3.1 80286微处理器 ● 主要性能 80286CPU与8086相比，主要具有如下几个特点: ① 80286 CPU有24位地址线、16位数据线，且地址与数据 线不再复用。 ② 对8086向上兼容。具有8086/8088 CPU的全部功能。 ③ 首次具备虚拟存储器管理功能。 80286微处理器 80286 CPU的内部执行部件包括：执行单元EU、地址单元（Addres Unit，AU）、指令单元（Istruction Unit，IU）和总线接口单元BIU。 2.3.1 2.3 80x86微处理器及其发展 ● 内部结构 24位 物理地址 16位偏移量或数据 24位地址总线 16位数据总线 存储器 操作请求 指令单元IU 总线接口单元BIU 执行单元EU 通用寄存器组 ALU标志寄存器 控制电路 指令译码器 译码的指令队列 物理地址发生器 段寄存器 段描述符Cache 总线接口电路 预取器 指令预取队列 地址单元 AU 总线接口单元（BIU）:负责处理CPU与系统总线之间的数据传送，包括总线接口电路预取器和6个字节的指令预取队列。 指令单元（IU）:包括指令译码器和已译码指令队列。它负责将指令预取队列中的指令取出，送入指令译码器。 执行单元（EU）:单元与8086CPU中的EU大致相同,标志寄存器与8086相比增加了两个标志IOPL和NT。 地址单元（AU）：包括物理地址发生器、段寄存器、段描述符Cache（高速缓存器）等。 80286微处理器 2.3.1 2.3 80x86微处理器及其发展 ● 内部结构（续） 具体体现在以下几个方面 ： 从16位寄存器发展为32位寄存器； 地址寄存器也发展为32位，可寻址的地址范围达到4GB； 增加了保护方式,使处理器：实地址方式和保护虚地址方式； 引入了存储管理单元（MMU，使采用80386的操作系统能方便地实现虚拟存储器管理； 加了新指令（主要是保护方式的指令）。 2.3.1 2.3.2 2.3 80x86微处理器及其发展 ● 主要性能 80386微处理器 1985年，Intel公司推出了与8086/80286相兼容的高性能32位微处理器80386，标志着微处理器从16位迈入了32位时代。 2.3.2 2.3 80x86微处理器及其发展 ● 80386微处理器 内部结构 MMU 加法器 段Cache 界限和属性PLA ALU控制 内部控制总线 控制电路 指令译码 指令预取 保护检测部件 译码和时序 控制ROM 指令译码器 已译码的指令队列 预取器/界限检查器 指令预取队列 桶型移位寄存器 ALU 乘/除器 寄存器组 加法器 页Cache 控制和属性PLA 线性地址总线 32位 32位 32位 有效地址总线 有效地址总线 34位 32 位 32位 总线控制 请求判优器 地址驱动器 流水线总线宽度控制 MUX/ 收发器 拥有32位数据线和32位地址线，可以寻址4GB(230)的物理地址空间， 内部寄存器与数据线都是32位，但段寄存器仍为16位。 由6个能并行操作的功能部件组成，即总线接口部件、代码预取