数字电路试验.pptVIP

实验四、计数器和分频器 计数器和分频器是应用最广泛的时序逻辑器件之一。 计数器可以用来分频，分频器是一种特殊的计数器。 计数器要求不同的状态对应不同数目的脉冲，分频器仅要求输入、输出的频率比是指定的值。 一、实验目的 了解分频器的概念 熟悉计数器的工作原理、功能和使用方法 重点掌握各种进制计数器的一般设计方法 二、实验相关原理 同步、异步计数器 计数器可分类为同、异步计数器，其根据是：构成计数器的各触发器时钟输入端是否连接在一起 同步、异步动作： 计数器有两个动作：清零、置数 清零就是使计数器输出端全0 置数就是使计数器输出端等于预定置数状态。大部分有置数控制的计数器都具备预置数输入端。 动作的同、异步是指：动作是否需要时钟配合 同步：在控制端有效后，还需要有效时钟到来才执行动作 异步：在控制端有效后，马上执行动作，与时钟无关。 二、实验相关原理 在计数器电路的分析和设计中，要注意(P55)： 计数状态是对应一个时钟脉冲的状态 输入一个脉冲，计数器的状态变化一次，即计数。反之，没有脉冲输入时，计数器的状态应保持不变，否则该状态就不能用来计数。 引发同步动作的状态是一个计数状态。 假设0010状态使同步清零控制有效，如果不给计数器有效脉冲，0010状态不会变化，它对应着一个计数脉冲，因此是一个计数状态。 引发异步动作的状态不是一个计数状态。 假设0010状态使异步清零控制有效，即使不给计数器有效脉冲，0010状态也会在很短的时间内（数量级为十纳秒）被0000状态所替代。因此0010没有对应着一个计数脉冲，不再是一个计数状态。 三、实验内容 电路分析 用74LS(HC)192、74LS20、74LS00各一片，设计一个11进制减法计数器 用74LS90两片、74LS20一片，设计一个27进制加法计数器 电路分析 1、模数？ 2、改为6分频？ 分析计数器电路步骤: 了解计数器原有计数循环（0000－1111） 分析电路中控制端何时有效（置数端在Q2=0时有效） 控制端同步还是异步（同步） 电路分析 1、模数？ 2、改为6分频？ 10 0000 Q2=0使置数控制有效，执行置数。而预置数输入端D3~D0此时为0100，即为下一状态 从0000开始写计数循环 因为引起同步置数，故0000仍是计数状态 0100 0101 1000 此后,Q2=1，置数控制无效，将按计数器的正常循环计数，即从0000－1111；直到下一次置数控制有效为止 0110 0111 此时Q2再次为0，使置数控制有效，执行置数。而预置数输入端D3~D0此时为1100，即为下一状态 1100 此后,Q2再次为1，置数控制无效，将按计数器的正常循环计数，即从0000－1111；直到下一次置数控制有效为止 1101 1110 1111 分析计数器电路步骤: 了解计数器原有计数循环（0000－1111） 分析电路中控制端何时有效（置数端在Q2=0时有效） 控制端同步还是异步（同步） 电路分析 1、模数？ 2、改为6分频？ 10 置数改为110 0000 0100 0101 1000 0110 0111 1100 1101 1110 1111 一般说来，若计数器的模数是N，则其最高位输出就是N分频。在计数循环当中，发生了两次置数；模数要由10改为6，只需将置数跳过两个状态即可。两次置数就将跳过4个状态，得到模数为6的计数器。 三、实验内容 电路分析 用74LS(HC)192、74LS20、74LS00各一片，设计一个11进制减法计数器 用74LS90两片、74LS20一片，设计一个27进制加法计数器 三、相关芯片介绍1、74LS192 引脚图 逻辑图 D~A:预置数输入端(D为高位) QD~QA:计数器输出 UP、DN:加减计数脉冲输入端,使用当中一个接脉冲，另一个接1 CLR:清零控制，1有效 LDN:置数控制，0有效 192是十进制可逆计数器 置数法和清零法示意图 0000 0001 XXXX 0001 XXXX 0000 YYYY 清零法示意 置数法示意 P56 该（或XXXX+1）状态引起清零控制有效 该（或XXXX+1）状态引起置数控制有效 YYYY=预置数输入端D3~D0状态 192减法计数器状态循环图 74LS系列 74HC系列 192减法计数器状态循环图 74LS系列 清零法减少状态，要求只用一片192，因此只能采用置数法。 置数法要使用置数控制，192是异步置数，引起置数的状态将损失 置数法要解决两个问题：何时置数；置什么数。 参照上下两图，共同的置数方法是：0000时使置数控制有效，置数为1011，相当于损失1个状态0000，增加两个状态1011、1010达到增加一个状态的目的。 74HC系列 则置数后的状态循环为： 1-2、 11进制减计数器的逻