第12课时序逻辑电路.ppt

表5.7可知，74LS161具有如下功能： （1）异步清零。当清零控制端 时，立即清零，与CP无关。 （2）同步预置。当预置端 ＝0，而 ＝1时，在置数输入端D0D1D2D3预置某个数据，同时在CP脉冲上升沿作用下，将D0D1D2D端的数据装入计数器。  （3）保持。当 ＝ ＝1时，只要控制端CTP和CTT中有一个为低电平，就使每级触发器处于保持状态。 （4）计数。当 = =CTP=CTT=1时，电路为四位二进制加法计数器。在CP脉冲作用下，电路按自然二进制递加，即由0000→0001→…→1111。当计到1111时，进位输出端Co送出进位信号（高电平有效），即Co=Q3Q2Q1Q0·CTT=1。  （5）功能扩展。74LS161有异步清零端 ，利用反馈归零法，可组成任意进制计数器。另外，74LS161有预置控制端 和预置输入端D3D2D1D0。利用反馈预置法也可组成任意进制计数器。多片74LS161可以用控制端CTP和CTT进行级联扩展。下面通过例子来说明用反馈预置法实现任意进制计数功能及多片74LS161级联扩展的方法。 例5.7用74LS161的同步预置端构成十进制计数器。 解如图5.11所示，将D3D2D1D0端接地，使D3D2D1D0=0000。当计数器计到9时，计数器输出Q3Q2Q1Q0=1001，经过与非门反馈给同步预置端，使 =0。当第10个CP脉冲上升沿到来时，计数器将D3D2D1D0=0000置入计数器，迫使计数器重新从零开始计数。 图5.11 8421BCD码十进制计数器 例5.8 用两片74LS161组成六十进制计数器。 解 用两片74LS161组成的六十进制计数器如图5.5所示。左边为个位十进制计数器，右边为十位六进制计数器。两片计数器的CP脉冲相接，组成同步计数器，计数范围为0~59。当个位计数器计数到1001时，与门输出为1，十位计数器的CTT端变为1，再来一个CP脉冲，高位计数器加计1，否则只能为保持状态。当十位计数器计到5、个位计数器计到9时，与非门输出为1，在CTP＝１和下一个CP脉冲的配合下，强制十位计数器装入0000。 图5.5 六十进制计数器 因为74LS161使能端多，因而使用形式灵活多样，可以利用不同的方法组成任意进制的计数器。例如，对上述六十进制计数器，可以用第一级74LS161组成十二进制计数器，用第二级74LS161组成五进制计数器，然后级联就成。 第5章 时序逻辑电路 时序逻辑电路 5.1时序逻辑电路的分析方法 5.2 计数器 5.3 寄存器 5.2 计数器 计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。它不仅可以计数，还可以对CP脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。 5.2.1 计数器分类 1.按CP脉冲输入方式分类 按CP脉冲输入方式，计数器分为同步计数器和异步计数器两种。 同步计数器：计数脉冲引到所有触发器的时钟脉冲输入端，使应翻转的触发器在外接的CP脉冲作用下同时翻转。 异步计数器：计数脉冲并不引到所有触发器的时钟脉冲输入端，有的触发器的时钟脉冲输入端是其它触发器的输出，因此，触发器不是同时动作。 2.按计数增减趋势分类 按计数增减趋势，计数器分为加法计数器、减法计数器和可逆计数器三种。 加法计数器：计数器在CP脉冲作用下进行累加计数（每来一个CP脉冲，计数器加1）。 减法计数器：计数器在CP脉冲作用下进行累减计数（每来一个CP脉冲，计数器减1）。  可逆计数器：计数规律可按加法计数规律计数，也可按减法计数规律计数，由控制端决定。 3.按数制分类 按数制分为二进制计数器和非二进制计数器（一般为BCD码十进制计数器）两类。 二进制计数器：按二进制规律计数。最常用的有四位二进制计数器，计数