intel 80486微处理器.pptVIP

* * 第4章 Intel 80486微处理器 简单地说：80486=80386+cache+80387 80486主要特点 : 采用RISC（精简指令系统计算机）技术，部分微码控制改为硬件逻辑直接控制。 微处理器内部为全32位， CPU和FPU之间的数据通道是64位， CPU和Cache之间以及Cache和Cache之间的数据通道均为128位。 片内集成了浮点运算部件，可支持32、64和80位的浮点算术运算。 片内具有8KB的数据/指令高速缓存Cache。 片内具有存储管理部件MMU，可支持对存储器地址实施管理和对存储器空间进行保护。 采用了突发式总线周期操作 。 具有实地址方式、虚拟地址保护方式（保护方式）和虚拟8086方式 。 8086基本组成 8086CPU由总线接口部件BIU（Bus Interface Unit）和指令执行部件EU（Execution Unit）两个独立的功能部件组成。其内部结构框图如图2.1所示。 Q总线 16位 AH AL BH BL CH CL DH DL SP BP SI DI 通用寄存器 暂存寄存器 ALU 标志 EU 控制 系统 执行部件 （EU） 8086 ALU数据总线 （16位） 1 2 3 4 5 6 指令队列 总线接口部件 （BIU） CS DS SS ES IP 内部通信 寄存器 8086 总线 总线 控制 逻辑 数据总线 （16位） Σ 地址总线（20位） 4.1 80486内部结构 4.1.1 80486基本组成 总线接口部件 高速缓存部件 指令预取部件 指令译码部件 控制器部件 算术逻辑运算部件 浮点运算部件 存储器管理部件MMU 八个部份 其中， 指令预取、指令译码、存储器管理以及算术逻辑运算部件 都可以独立并行工作，构成流水作业。 1. 总线接口部件 通过数据总线、地址总线和控制总线负责与外部联系，包括访问存储器和访问I/O端口以及完成其它控制功能 2. 高速缓存部件 芯片内部集成8KB，存放CPU最近要使用的指令和数据,分为4组，每组2KB，称为4路成组相联Cache 3. 指令预取部件 从高速缓冲存储器中取出指令并放入指令队列， 128位内部总线，一次可预取16字节，容量为32字节 4. 指令译码部件 从指令预取队列缓冲区中取出指令进行译码，产生指令的微码入口地址和寻址信息，放入译码部件队列，可同时存放三条指令的译码信息 5. 控制器部件 从指令译码器队列中取出指令微码入口地址，用来产生对个部件操作所需的一系列信号，其内部控制ROM中存放着微处理器指令的微码 6. 算术逻辑运算部件 执行控制器所规定的算术与逻辑运算 算术逻辑单元 ALU——内部64位数据总线 8个通用寄存器 若干专用寄存器 1个桶型移位寄存器——加快移位、乘除指令的执行 7. 浮点运算部件 专门用来完成实数和复杂运算 8. 存储器管理部件MMU 分段部件：将指令给出的逻辑地址转化为线性地址 分页部件：将线性地址换算为物理地址 8086内部寄存器 8086CPU中有14个16位的寄存器，其寄存器结构如图2.3所示。 4.1.2 80486内部寄存器 通用寄存器 指令指针寄存器 标志寄存器 段寄存器 基本结构寄存器组 控制寄存器 系统地址寄存器 测试寄存器 调试寄存器 系统级寄存器组 数据寄存器 标记寄存器 指令和数据指针、控制字寄存器 浮点寄存器组 应用程序可访问 只能系统程序访问 1. 通用寄存器 SP ESP 堆栈指针寄存器 BP EBP 基址指针寄存器 DI EDI 目的变址寄存器 SI ESI 源变址寄存器 DL DH DX EDX 数据寄存器 CL CH CX ECX 计数寄存器 BL BH BX EBX 基址寄存器 AL AH AX EAX 累加器 低8位 高8位 16位 32位 名 称 2. 指令指针寄存器 IP 31 16 15 0 EIP存放下一条要取出的指令的偏移地址 提供给16位寻址时使用 3. 标志寄存器——14个标志 31…19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 EFLAGS FLAGS CF PF AF ZF SF TF IF DF O