电子线路实验课数字部分.ppt

电子线路实验课 西安电子科技大学 电子工程学院 实验中心 74LS283和译码、显示电路如图5-3所示。 2. 组合逻辑研究（二） 1. 万用表 一块 2. 直流稳压电源 一台 3. 数字电路实验板 一块 四 实验内容 （一）基本命题 （二）扩展命题 五、参考电路 . 3.在ABCD中任选三个变量作为数选器74LS151的地址，另一个变量就反映到了数据输入端。比如选ABC作为地址变量，则数据输入端表达式为： 4.全减器真值表如下： 3. 集成触发器 1.熟悉常用触发器的基本结构及其逻辑功能。 2.能用触发器设计基本的时序逻辑电路。 四 实验内容 （一）基本命题 5.序列码发生器 74LS194是4位双向移位寄存器，它具有并行输入、并行输出、左移和右移的功能。74LS194的操作主要由两个工作方式控制端 来决定。当 ，为保持状态；当 ，进行右移操作；当 ，进行左移操作；当 ，进行送数操作。在后三种操作中，都是同步的，即必须有时钟信号，在时钟信号的上升沿到来时，进行左移、右移和送数操作。 三 实验说明 序列码发生器和序列码检测器是经常要用到的一类电路，特别是在通信方面用的较多一些。 （一）序列码发生器 序列码发生器是能够循环产生一组或多组序列信号的时序电路，它可以用移位寄存器或计数器构成。 1．反馈移位型序列码发生器 反馈移位型序列码发生器方框图如图5-27所示，它由移位寄存器和组合反馈网络组成，从移位寄存器的某一输出端可以得到周期性的序列码。其设计步骤如下： （1） 根据给定的序列信号的循环长度M，确定移位寄存器位数n， （2） 确定移位寄存器的M个独立状态。将给定的序列码按照移 位规律每n位一组，划分为M个状态。若M个状态中出现重复现象，则应增加移位寄存器位数。用n+1位再重复上述过程，直到划分为M个独立状态为止。 （3） 根据M个不同状态列出移位寄存器的态序表和反馈函数表，求出反馈函数F的表达式。 （4） 检查自启动性能。 （5） 画逻辑图。 图5-27 反馈移位型序列码发生器框图 2．计数型序列码发生器 计数型序列码发生器结构框图如图5-28所示。它由计数器和组合输出网络两部分组成，序列码从组合输出网络输出。设计过程如下： （1） 根据序列码的长度M设计模M计数器，状态自定。 （2） 按计数器的状态转移关系和序列码的要求设计组合输出网络。 图5-28 计数型序列码发生器框图 （二）序列码检测器 序列码检测器是识别串行码组的检测装置，也可看作串行码组的译码器，关于序列码检测器的分析与设计，完全可以按照一般时序网络的分析与设计方法进行。 在以MSI为核心的序列码检测器设计中，我们可以采用移位寄存器，将串行到达的码元变成并行方式同时进行检测，这样可以提高检测的速度。 四 实验内容 （一） 基本命题 条件：给定器件为二进制同步计数器（74LS161）1只，双向移位寄存器（74LS194）1只，双D触发器（74LS74）1只，8选1数据选择器（74LS151）1只，六反相器（74LS04）1只。 1．用74LS161设计一个计数型序列产生器，产生的序列码为 1101000101。 2．同样的序列码，设计成移位型序列产生器，用74LS194来实 现它，画出实验电路图，并验证之。 3．设计一个序列码检测器，输入的序列码即为1、2中产生的 序列码1101000101。 4．设计一个产生0001110110序列码的计数型序列码发生器。 2.（1） 图5-18 （2） 图5-19 4.M=50计数器 图5-21 5. 移位寄存器及其应用 一 实验目的 1.熟悉移位寄存器的结构及工作原理。 2.掌握移位寄存器的应用。 二 实验所用仪器、设备 1. 万用表 一块 2.? 直流稳压电源 一台 3. 函数信号发生器 一台 4. 双踪示波器 一台 5. 逻辑分析仪 一台 6. 数字电路实验板 一块 三 实验说明 移位寄存器是由多级触发器构成的。代码的移位是在统一的时钟脉冲控制下进行的。每来一个时钟脉冲，原存于寄存器的代码就按规定的方向（左或右）同步移