CD4046锁相环的频率合成器设计.docVIP

集成电路课程设计 ——基于锁相环的频率合成器的设计 学 院： 物理与信息工程学院 班 级： 2010级信通工程2班 姓 名： 李 文 （111000218） 同 组： 汪艺彬 （111000228） 基于锁相环的频率合成器的设计 设计和制作任务 确定电路形式，画出电路图。 计算电路元件参数并选取元件。 组装焊接电路。 调试并测量电路性能。 写出课程设计报告书 二、主要技术指标 1．频率步进 100Hz 2．频率稳定度 =100Hz 3． 电源电压 Vcc=10V 4. 频率输出范围 700.00KHz-799.90KHz 三、确定电路组成方案 原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到： f1/M=f2=f3/N=f4 故 f3=Nf2 (f2为基准频率) 当N变化时，或者N/M变化时，就可以得到一系列的输出频率f3。 图1原理框图