第4讲时序电路基础.pptVIP

(3) 长度为2n-1的伪随机序列又称为M(最长)序列。 P190 表4-4-3给出了n10的M序列的反馈函数 100011110101100 1000 分析可知： (1) 1和0出现的概率接近相等，故称为伪随机序列。 (2) n位移位寄存器所能产生的伪随机序列的长 度为： P2n-1 如果从线性移位寄存器的各输出端同时并行地取出伪随机序列，则构成伪随机信号发生器。 4-5. 随机访问存储器 由许多触发器或其他记忆元件构成的、用以存储一系列二进制数码的器件。 字×位。例26个英文字母、每个字母占8位，则存储容量：26×8 写入或读出，通称为访问。 分类： ROM：只读存储器。只能从存储器中读出信息，不能写入。 RAM：即可读又可写 顺序访问存储器(SAM)随机访问存储器(RAM) 顺序访问存储器(SAM) FIFO 先进先出FILO 先进后出 存储器： 存储容量： 操作： 1. 组成 4×4结构图： 4×4 0-2 0-1 0-1 3-2 3-1 3-0 0-3 A0 译 码 器 A1 W0 W1 W3 W2 3-3 读/写控制 I/O3 I/O2 I/O0 I/O1 R/W CS 一. RAM的组成原理 记忆单元、 地址译码器、 读/写控制电路、 输入、输出回路;(数据线、地址线、控制线) A B Qn Qn+1 Z 0 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1/1 1/0 1/0 0/1 1/0 0/1 0/1 0/0 Q AB 1 0 00 01 11 10 Qn+1/Z 0 1 11/0 00/1 00/0 01/1 10/1 01/0 11/1 10/0 结论： 串行加法器 Z是和 Q是进位并参与高一位的相加运算 三 莫尔型电路得状态表(图) 导出电路状态表的步骤同米里型。 区别：因为莫尔型的输出与输入无关，仅与状态有关。所以在状态表中将电路的输出单列在状态表的右侧。 例：P163 图4-2-3 Z=Q2 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 Z B A 1 0 1 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 1 1 0 0 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 11 01 01 10 01 10 10 00 11 01 01 10 01 11 10 00 Q2Q1 AB 00 00 01 01 11 11 10 10 1 1 0 0 Z Q2Q1/Z AB 00/0 10/1 11/1 01/0 00 00 01,10 01,10 00 11 00 11 11 01,10 11 01,10 特点： 功能： 结论： 对输入信号A、B运算的结果Z要滞后一段时间，待CP上升沿到来时才能得到，而不能随着信号的变化立即变化。 A、B串行输入，Z是A、B相加的结果，且滞后于一个周期。 同一逻辑功能既可用米里型电路又可用莫尔型电路实现，功能上相同，时序关系略有不同。 四 功能表描述 实际电路通常比较复杂，输入变量和状态变量也多得多，其逻辑功能往往难以用状态表和状态图来描述，在这种情况下通常用功能表来描述。 例：分析P168 图4-2-11所示电路的功能 分析：包含6个触发器，有6个状态 5个外部输入C1C2、X1X2X3, 2个时钟信号CPA、CPB 分成三部分：由CPA控制的A组触发器FF1—FF3 CPB控制的B组触发器FF4---FF6 由C1C2控制的门电路控制电路 C1C2=00 C=0 CPA、CPB门电路关闭，A、B触发器保持 3. C1C2=10 C=1 X1X2X3在CPA作用下，送FF1-FF3 ；并在CPB作用 下将原存于A组的数据存入B组 2. C1C2=01 C=1 X1