12位精度AD转换（12 bit precision AD conversion）.docVIP

下载本文档

118
0
约5.7千字
约 8页
2017-07-20 发布于河南
举报
版权申诉

12位精度AD转换（12 bit precision AD conversion）.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

12位精度AD转换（12 bit precision AD conversion）

12位精度AD转换（12 bit precision AD conversion） MC9S12XS128 - AD module, 8 channels alternate conversion, conversion accuracy 12 bits. Read the converted values of the potentiometer divider in the interrupt. Categories: MC9S12XS128, 2011-11-10, 21:31, 745 people read comments (0) collection report Macrossysteminclude [cpp] view plaincopy #include hidef.h common defines and macros / * * / #include derivative.h derivative-specific definitions / * * / Uint AD_result[8]; //-- clock initialization procedures --// Void SetBusCLK_40M (void) { CLKSEL = 0X00; //disengage, PLL, to, system PLLCTL_PLLON = 1; //turn, on, PLL SYNR = 0xc0 0x04 |; REFDV = 0x80 0x01 |; POSTDIV = 0x00; //pllclock=2*osc* (1+SYNR) / (1+REFDV) =2*16* (1+4) / (1+1) =80MHz; _asm (NOP); //BUS CLOCK=40M _asm (NOP); (while! (CRGFLG_LOCK = = 1)); //when PLL is steady, then use it; CLKSEL_PLLSEL = 1; //engage, PLL, to, system; } //-- ATD initialization procedure --// Void, ATD_Init () { ATD0DIEN=0x0000; / / ban digital input buffer to the ANx pin, then the pin is used as the analog input port? ATD0CTL1=0x40; //0100 0000, -0, 0000: select AD channel for external trigger, 10:12 bit accuracy, 0: sampling before discharge ATD0CTL2=0x42; //0100 0000 -1 flag bit automatically cleared, prohibit external trigger, 0 disable interrupt //ASCIE=1: allows the ATD conversion sequence to complete the interrupt request ATD0CTL3=0xC0; //1100 0000, -DJM=1, right aligned unsigned, each conversion of 8 sequences, non FIFO mode, Freeze mode, continue to convert ATD0CTL4=0x03; //0000 0011 - sampling time is 4 AD clock cycles, PRS=1, ATDClock=BUSClock/ (2* (PRS+1)) =5MHz ATD0CTL5=0x30; //0011 0000 -0:; special channel inhibit; 1: sequential conversion sequence mode; 1: multi-channel conversion; 0000: start channel is 0 } //#define VectorNumber_Vatd0 22U #pragma CODE_SEG __NEAR_SEG NON_BANKED Void interrupt 22 ATD_ISR (void) { AD_result[0] = ATD0DR0; AD_result[1] = ATD0DR1; AD_result[2] = ATD0DR2; AD_result[3] = ATD0DR3; AD_result[4] = ATD