4一阶线性电路的暂态过程分析-数字电路与逻辑设计.PPT

* * * * * 异步清零端，同时接高电平时计数器清零，正常计数时，接低电平 时钟输入端，下降沿触发 异步置9端，同时接高电平时，计数器状态为1001 ? 各端口功能说明： Q3、Q2、Q1、Q0 计数器输出端。若将CP0接外部时钟，由Q0输出，为2进制计数器；若将CP1接外部时钟，由Q3Q2Q1输出，为异步5进制计数器；若将CP0接外部时钟，将CP1与Q0相接，由Q3Q2Q1Q0输出，为8421BCD码十进制计数器。 R91·R92 CP0、CP1 6.4.2 计数器 2.异步十进制计数器 6.4.2.2 十进制计数器 6.4 寄存器及计数器 （1）异步十进制加法计数器 ※常用集成异步十进制计数器芯片74LS90 (2-5-10进制计数器）介绍： 6.4.2 计数器 2.异步十进制计数器 6.4.2.2 十进制计数器 6.4 寄存器及计数器 （2）异步十进制减法计数器 8421BCD码异步十进制减法计数器的状态转换表与同步相同? ※需需要4个触发器实现 ※由于状态是由1001 ~ 0000，故也是在四位异步二进制减法计数器基础上，进行修改 6.4.2 计数器 2.异步十进制计数器 6.4.2.2 十进制计数器 6.4 寄存器及计数器 （2）异步十进制减法计数器 下降沿JK触发器实现的电路? 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 N（N=16或N=10）进制集成计数器 M进制计数器（非16进制和非10进制） 构成 ② MN：需要多片N进制集成计数器 两种情况： ① MN：需要一片N进制集成计数器 多片集成计数器的连接方式 异步：串行进位方式 同步：并行进位方式 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 1. N×N进制计数器的构成 （1）同步N×N进制计数器 同步10×10进制计数器逻辑电路 低四位 高四位 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 1. N×N进制计数器的构成 （2）异步N×N进制计数器 异步16×16进制计数器逻辑电路 低四位 高四位 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 1. N×N进制计数器的构成 （2）异步N×N进制计数器 异步步10×10进制可逆计数器逻辑电路 低四位 高四位 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 2. 任意进制计数器的构成 （1）反馈回零法 ?反馈回零法是利用集成计数器的清零端强迫计数器回零，控制计数器的 模长，因此反馈回零法构成的任意进制计数器的初态为零，末态是产生清 零信号的状态。 注意 集成计数器74LS161/160的清零为异步，故产生异步清零的状态为暂态，不能算到计数器的模长中；而74LS163/162的清零为同步清零，产生清零的状态要算到计数器的模长中。 【例】 由74LS160利用反馈回零法构成的计数器电路如图所示。试画出电路的状态转换图和时序图，分析为多少进制计数器。 解： 清零端 的逻辑式为 计数器的初态为0000，末态为1001，且为暂态，其状态转换图为 为九进制计数器 【例】 由74LS160利用反馈回零法构成的计数器电路如图所示。试画出电路的状态转换图和时序图，分析为多少进制计数器。 解： 时序图 1 0 0 1 0 0 0 0 0 【例】根据反馈回零法利用与非门将74LS161接成13进制计数器，并画出输出端的状态转换图和时序图。 解: 状态转换图 实现的电路图 1 1 0 1 0 0 0 0 【例】根据反馈回零法利用与非门将74LS161接成13进制计数器，并画出输出端的状态转换图和时序图。 解: 时序图 0 【例】 利用74LS161采用反馈回零法构成100进制计数器。 解: 先将两片74LS161接成256进制计数器，再利用反馈回零法构成100进制计数器。其次将100转换成8位二进制数，即为末态，初态为0 （100）10 =2 实现的电路图 【例】 利用74LS161采用反馈回零法构成100进制计数器。 解: 本例也可以用分解法构成100进制计数器，如10×10 实现的电路图 【例】 利用74LS90构成的电路如图所示，试画出状态转换图，并分析构成多少进制计数器 解: 本例是利用置零端（高电平有效）控制计数器的模长，故初态为0000，末态为0111，且为暂态，其状态转换图为 为七进制计数器 6.4.2 计数器 6.4.2.3 任意进制计数器的构成 6.4 寄存器及计数器 2. 任意进制计数器的构成 （2）反馈预置数法 ?反馈预置数法是利用集成