【simulink代做】基于FPGA的PC串口.doc.docVIP

1绪论 1．1 课题研究的背景 FPGA/CPDL是20世纪90年代发展起来的大规模可编程逻辑器件，随着EDA技术和微电子技术的进步，FPGA的时钟延迟可达到ns级，结合其并行工作方式，在超高速、实时测控方面有非常广阔的应用前景;并且FPGA具有高集成度、高可靠性，几乎可以将整个设计系统下载于同一芯片中，实现所谓片上系统，从而大大缩小其体积，因此以FPAG/CLPD为代表的可编程逻辑器件受到了世界范围内广大电子设计工程师的普遍欢迎，应用日益广泛。在国外，FGPA的技术发展与应用己达到相当高的程度;在国内，FPAG技术发展十分迅速，然而与国外相比还存在较大的差距。 随着FPGA的大量应用，作为下位机，经常要处理它和上位机PC之间的通信问题。当上位机PC通过串口输出数据时，下位机以串行方式接收后再以并行的方式输出数据时，需要建立一个模块把输入的数据存储在指定位置并且转化为并行输出。 1.2 研究内容 本课题要求实现FPGA与PC的串行通信，上位机PC通过串口发送数据，在控制板上实现对串口传输过来的数据，存储到FPGA里面指定的存储地址，并且按照要求以一定的顺序读出这些数据，输出给后续电路。具体如下： 1.熟悉串行通信原理及应用； 2.通过Verilog或者 VHDL编程构建一个模块，能够把PC输入的串行数据存储到指定位置，并转化为并行输出； 3.在此基础上，在FPGA中构建一较简单的数据处理模块，对串行通信功能进行验证。 1.3研究意义 实现FPGA与P C的串行通信在实际中，特别是在FPGA的调试中有着很重要的应用。调试过程一般是先进行软件编程仿真，然后将程序下载到芯片中验证设计的正确性，目前还没有更好的工具可以在下载后实时地对FPGA的工作情况和数据进行分析。通过串行通信，可以向FPGA发送控制命令让其执行相应的操作，同时把需要的数据通过串口发到P C上进行相应的数据处理和分析，以此来判断FPGA是否按设计要求工作。这样给FPGA的调试带来了很大方便，在不需要DSP等其他额外的硬件条件下，只通过串口就可以完成对FPGA的调试。 2 数据通信原理 2.1数据通信概述 随着人类社会的不断进步、经济的迅猛发展以及计算机的广泛应用，人们对信息的需求越来越大，数据通信得到长足发展。 通信的目的是双方信息的互知，是信息的远距离传送。随着社会的进步。传统的电话、电报通信方式已远远不能满足大信息量的需要。以数据作为信息载体的通信手段已成为人们的迫切要求。但“数据”还没有统一严格的定义，一般可以这样认为:数据是预先约定的具有某种含义的数字、字母或符号的组合。计算机出现以后，为了实现远距离的资源共享，很快计算机就与通信技术相结合，产生了数据通信。所以说数据通信是为了实现计算机与计算机或终端与计算机之间信息交互而产生的一种通信技术，是计算机与通信相结合的产物。 综上所述，可对数据通信作如下定义:依照通信协议，利用数据传输技术在两个功能单元之间传递数据信息。它可实现计算机与计算机、计算机与终端或终端与终端之间的数据信息传递。 2.2数据传输方式 数据传输方式指的是通过某种方式建立一个数据传输通道将数据信号在其中传输，它是数据通信的基础。数据的传输方式分为并行传输和串行传输，在串行传输中又分为异步传输和同步传输。按照电路的传输能力，可以分为单工、半双工、全双工传输。 2.2.1 并行传输与串行传输 并行传输指的是数据以成组的方式，在多条并行信道上同时进行传输。常用的是将构成一个字符的几位二进制码同时分别在几个并行的信道上传输。另外加一条控制信号即“选通”脉冲，它在数据信号发出之后传送，用以通知接收设备所有的位己经发送完毕，可以对各条信道上的信号进行采样了。收、发双方不存在字符同步的问题，不需要额外的措施来实现收发双方的字符同步，这是并行传输的主要优点。但是并行传输必须有多条并行信道，成本比较高，不适宜远距离传输，因此一般较少使用。 串行传输指的是组成字符的若干位二进制码排列成数据流以串行的方式在一条信道上传输。通常传输顺序为由低位到高位，传完这个字符再传下一个字符。因此收、发双方必须保持字符同步，以使接收方能够从接收的数据比特流中正确区分出与发送方相同的一个一个的字符。这是串行传输必须解决的问题。串行传输只需要一条传输信道，易于实现，是目前主要采用的一种传输方式。 2.2.2 异步传输与同步传输 在串行传输中，如何解决字符的同步问题，目前主要存在两种方式:即异步传输和同步传输。异步传输方式的优点是实现字符同步比较简单，收发双方的时钟信号不需要严格同步。缺点是对每个字符都需加入起始位和终止位，因而传输效率低。 同步传输是以固定的时钟节拍来发送数据信号的，因此在一个串行数据流中，各信号码元之间的相对位置是固定的(即同步)。接收方为了从接收到的数据流中正确