基于HDL的时序电路实验 2.docVIP

基于HDL的综合逻辑电路实验 一、实验目的： ⑴学习使用ISE软件生成一个新工程文件 ⑵学习使用HDL进行电路设计 ⑶学会编辑顶层文件和用户约束文件 ⑷熟悉方针、综合、实现及FPGA配置等 熟悉在Nexys3或Basys2开发板上的简单外围设备的控制 实验内容 ： 在可选实验中，选择一个实验用HDL编程实现。 实验代码： 题目：设计一个跑马灯，可以实现可控制从左向右、从右向左跑，循环跑、间断跑、左右摇摆跑。 Verilog源程序 module ledwalk(led,clk,clr,s); input clk; input clr; input s; output [7:0] led; reg[7:0]led_out; reg[25:0]buffer; always@(posedge clk or posedge clr) begin if(clr==1) led_out=0; else begin buffer=buffer+1b1; if(buffer==26 begin if(s==1) begin led_out=led_out1; if(led_out==8 led_out=8 end else begin led_out=led_out1; if(led_out==8 le