实验5 时序电路.docVIP

实验五 时序逻辑电路(计数器) 一、实验目的 、在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。四位二进制（十六进制）计数器74LS16174LSl61是同步置数、异步清零的4位二进制加法计数器74LSl63是同步置数、清零的4位二进制加法计数器74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零 预置 使能 时钟 预置数据输入 输出 RD LD EP ET CP A B C D QA QB QC QD 0 × × × × （） × × × × 0 0 0 0 异步清零 1 0 × × DA DB DC DD DA DB DC DD 同步置数 1 1 0 × × × × × × 保 持 数据保持 1 1 × 0 × × × × × 保 持 数据保持 1 1 1 1 × × × × 计 数 加1计数 图5.1 74LS161（74LS163）外部引脚图 （※）有关74LS161（74LS163）集成计数器实现任意M进制计数器一般情况任意M进制计数器的结构分为3类，第一触发器构成的简单计数器。第二由集成二进制计数器构成计数器。第三移位寄存器构成的移位寄存型计数器。第，当M较小时集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。置数法