数字第4章触发器.pptVIP

第四章 触 发 器 二、触发器的分类： 2. 根据控制方式分类 3. 根据存储原理分类： 4.2 触发器的电路结构与动作特点 2. 工作原理 保持状态 置 1 状态 置 0 过程 3. 基本RS触发器的四种状态 4. 基本RS触发器的特性表 5. 由与非门组成的基本RS触发器 二、动作特点 4.2.2 同步RS触发器的电路结构与动作特点 同步RS触发器的图形符号 同步RS触发器的特性表 图4.2.5 带异步置位、复位端的同步RS触发器（a）电路结构 （b）图形符号 二、动作特点 图4.2.6 例4.2.2 的电压波形图 D型锁存器 另一种常用的D锁存器 图4.2.7 D型锁存器电路（b）74LS75电路 4.2.3 主从触发器的电路结构与动作特点 图4.2.8 主从结构RS触发器 （a）电路结构 图4.2.8 主从结构RS触发器（b）图形符号 主从触发器的动作特点 主从RS触发器的特性表 例4.2.3 主从JK触发器（重要） 图4.2.10 主从JK触发器 图4.2.10 主从JK触发器 主从JK触发器的特性表 图4.2.11 具有多输入端的主从 J K 触发器 例4.2.4 二、动作特点 3. 主从触发器的一次性变化问题 图4.2.13 例4.2.5 的电压波形图 特性方程： 二、JK触发器 保持 置位 复位 禁止 CP 下降沿触发 为了使用方便，希望即使出现了 S = R = 1的情况，触发器的次态也是确定的，因而在主从RS触发器的基础上改进电路结构，组成主从JK触发器。 保持 置位 复位 翻转 1. 触发器的翻转分两步动作。 第一步，在 CP = 1 期间主触发器接收输入端 ( S、R 或 J、K ) 的信号，被置成相应的状态，而从触发器不动； 第二步，CP下降沿到来时从触发器按照主触发器的状态翻转，所以Q、Q\端状态的改变发生在CF的下降沿（下降沿触发）。 2. 因为主触发器本身是一个同步RS触发器，所以在 CP = 1 的全部时间里输入信号都将对主触发器起控制作用。 由于存在这样两个动作特点，因此，CP下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑整个CP=1期间里输入信号的变化过程才能确定触发器的次态。 例如在图4.2.8的主从RS触发器中，假定初始状态为 Qn = 0，CP = 0。如果 CP 变成 1 以后先是 S=1、R=0，然后在CP下降沿到来之前又变成了 S = R = 0，那么用CP下降沿到达时的 S = R = 0 状态去查触发器的特性表会得到 Qn+1 = Qn = 0的结果。然而实际上由于 CP = 1 的开始阶段曾经出现过 S = 1、R = 0 的输入信号，主触发器已被置1，所以CP下降沿到达后从触发器也随之置 1，即实际的次态应为 Qn+1 = 1。 在图4.2.10的主从JK触发器中也存在类似的问题，即 CP=1 的全部时间主触发器都可以接收输入信号。而且，由于Q、Q\ 端接回到了输入门上，所以在Qn=0时主触发器只能接受置 1 输入信号，在Qn=1时主触发器只能接受置0信号。其结果就是在CP = 1 期间主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。但在主从RS触发器中，由于没有Q、Q\ 端接到输入端的反馈线，所以 CP = 1 期间S、R状态多次改变时主从触发器状态也会随着多次翻转。 因此，在使用主从结构触发器时必须注意：只有在 CP = 1 的全部时间里输入状态始终未变的条件下，用CP下降沿到达时输入的状态决定触发器的次态才肯定是对的。否则，必须考虑CP=1 期间输入状态的全部变化过程，才能确定CP下降沿到达时触发器的次态。 4.2.4 边沿触发器的电路结构与动作特点 使用边沿触发器的目的： 提高触发器的可靠性，增加抗干扰能力。触发器的次态仅仅取决于 CP 信号的下降沿 ( 或上升沿 ) 到来时刻输入信号的状态。 一、利用CMOS传输门的边沿触发器 TG3、TG4为 输入控制门 当CP=0时 TG1通、TG2止 Q’=D; TG3止、TG4通 Q保持。 当CP=1时 TG1止、TG2通 G1输入端电压 不能突变 Q’状态保持; TG3通、TG4止 Q=Q’=D。 1 0 二、维持阻塞触发器 G1~G4组成同步 RS-FF 应设法保持S’R’ 不变 ①—置1维持线 ②—置0维持线 ③—置0阻塞线 ④—置1阻塞线 例 4.2.6 4.3 触发器的逻辑功能及其描述方法 利用K_map化简，可得： 状态图： * 4.1 概述 触发器 —— 能够存储一位二值信号的基本