第9章 数字电路基本器件和组合逻辑电路.ppt

第9章 数字电路基本器件及组合逻辑电路 9.1 数制与码制 9.1.1 几种常用的计数体制 1.十进制 2.二进制 3.八进制与十六进制 9.1.2 不同数制之间的相互转换 1.二进制转换成十进制 2.十进制转换成二进制 9.1.3 码制 9.2 逻辑代数及逻辑函数化简 9.2.1 逻辑函数的基本公式 逻辑函数的定义：如果输入逻辑变量A、B、C…的取值确定后，对应输出逻辑变量P的值也惟一地确定，则称P是A、B、C…的函数，记作 9.2.2 逻辑函数的基本规则 1.代入规则 2.对偶规则  3.反演规则 9.2.3 逻辑函数的代数化简法 1.逻辑函数式的常见形式 2.最简与—或表达式的标准 9.3 基本逻辑门 9.3.1 与逻辑及与门 9.3.2 或逻辑及或门 9.3.3 非逻辑及非门 9.3.4 复合逻辑门 9.4 集成逻辑门 9.4.1 TTL集成逻辑门 1.TTL集成与非门 2.集成TTL与非门的主要参数 3.常见的集成逻辑门芯片介绍 （1）与非门 （2）非门 （3）或非门 （4）与或非门 （5）异或门 4.两种特殊的TTL逻辑门 9.4.2 CMOS集成逻辑门 1.CMOS反相器 2.集成CMOS与非门和或非门 （1）CMOS与非门 （2）CMOS或非门 3.CMOS传输门和三态门 9.4.3 集成逻辑门使用注意事项 1. CMOS和TTL门之间的接口电路 2.集成逻辑门电路的使用注意事项  9.5 组合逻辑电路的分析与设计 9.5.1 组合逻辑电路的分析 组合逻辑电路分析的任务是在给定逻辑电路的基础上，通过分析、归纳，确定其逻辑功能。一般需要经过以下几个步骤： 9.5.2 组合逻辑电路的设计 组合逻辑电路设计的任务是根据给定的要求，找出实现该功能的逻辑电路，其步骤为： 组合逻辑电路的设计一般应以电路简单、所用器件最少为目标，并尽量减少所用集成器件的种类，因此在设计过程中常需进行逻辑函数的化简或转换。 9.6 译码器 9.6.1 二进制译码器 1. 3位二进制译码器 2. 译码器的应用 9.6.2 数码显示译码器 1.数码显示器件 2.数码显示译码器 9.7 其他集成组合逻辑器件 9.7.1 数据选择器 1. 4选1数据选择器 2. 8选1数据选择器 3. 数据选择器的应用 9.7.2 数值比较器 1. 1位数值比较器 两个1位二进制数A、B相比较，输出有三种可能，如表9.23所示。 2. 多位数值比较器 图9.28 CMOS传输门及其逻辑符号 表9.17 3位二进制译码器真值表 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 输 出 输 入 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 A2 A1 A0 输 出 输 入 表9.18 低电平有效的3位二进制译码器真值表 * * 数制与码制 9.1 逻辑代数及逻辑函数化简 9.2 基本逻辑门 9.3 译码器 9.