17、19接口技术 1.pptVIP

接口技术 接口技术 一、8086/8088的引脚及工作摸式 二、时序与总线周期 三、微型计算机和外设的数据传输（接口定义） 四、8086的中断摡念 五、中断控制器8259A 六、并行接口8255A 七、串行接口8251A 八、计数器/定时器8253/8254 1. 40 条引脚的双列直插式封装。 2. 采用分时复用的地址/数据总线，因而部分引脚具有两种功能。 3.8086 微处理器有两种工作方式：最小方式和最大方式。 最小方式由单微处理器组成，在这种方式中，由 8086 CPU直接产生所需要的全部控制信号。 最大方式用于实现多处理器系统，在这种方式中，8086 CPU不直接提供用于存储器或I/O读写的读写命令等控制信号，由总线控制器 8288 对状态信息进行译码产生相应控制信号。 两种方式下部分控制引脚的功能是不同的。 一﹑ 两种工作方式公用引脚定义 引脚1 和引脚 20(GND)为接地端； 引脚 40(VCC)为电源输入端，采用的电源电压为+5 V±10%； 引脚 19(CLK)为时钟信号输入端。 时钟信号占空比为 33%时是最佳状态。最高频率对 8086 为 5 MHz， 对 8086—2 为 8 MHz，对 8086—1为 10 MHz。 其余 36 个引脚按其功能来分，地址/数据总线的有 20 条引脚，控制总线的有 16 条引脚。 1. 地址/数据总线 8086 CPU有 20 条地址总线，16 条数据总线。采用分时复用方式，共占 20 条引脚。 1)AD15~AD0(输入/输出，三态)为分时复用地址/数据总线。 当执行对存储器读写或在I/O端口输入输出操作的总线周期的T1状态时，作为地址总线输出A15~A016位地址，而在其它T状态时，作为双向数据总线输入或输出D15~D0 16位数据。 2) A19/S6, A18/S5, A17/S4和A16/S3(输出，三态)为分时复用的地址/状态信号线。 S5 存器(即PSW)的中断允许标志位IF的当前状态； S4和S3用来指示当前正在使用的段寄存器，如下表所示。 S4S3=10 表示对存储器访问时段寄存器为CS，或者表示对I/O端口进行访问以及在中断响应的总线周期中读取中断类型号。 这 20 条引脚在总线周期的T1状态输出地址。在存储器读写操作总线周期的T1状态输出高 4 位地址A19~A16，对I/O端口输入输出操作时，这4条线不用，全为低电平。 为了使地址信息在总线周期的其它T状态仍保持有效， 总线控制逻辑必须有一个地址锁存器，把T1状态输出的20 位地址进行锁存。 2. 控制总线 控制总线有 16 条引脚。其中引脚 24~31 这 8 条引脚在两种工作方式下定义的功能有所不同，这将在后面结合工作方式进行讨论。 两种工作方式下公用的 8 条控制引脚有： 1) MN/MX(输入) 工作方式控制线。 接+5 V时，CPU处于最小工作方式； 接地时，CPU处于最大工作方式 2) (输出，三态) 读信号，低电平有效。RD信号有效时表示CPU正在执行从存储器或I/O端口输入的操作。 3) NMI(输入) 非可屏蔽中断请求输入信号，上升沿有效。当该引脚输入一个由低变高的信号时，CPU在执行完现行指令后，立即进行中断处理。CPU对该中断请求信号的响应不受标志寄存器中断允许标志位IF状态的影响。 4) INTR(输入) 可屏蔽中断请求输入信号，高电平有效。当INTR为高电平时，表示外部有中断请求。CPU在每条指令的最后一个时钟周期对INTR进行测试，以便决定现行指令执行完后是否响应中断。CPU对可屏蔽中断的响应受中断允许标志位IF状态的影响。 5) RESET(输入) 系统复位信号，高电平有效(至少保持 4 个时钟周期)。 RESET信号有效时，CPU清除IP、DS、ES、SS、标志寄存器和指令队列为 0 及置CS为 0FFFFH。 该信号结束后，CPU从存储器的 0FFFF0H地址开始读取和执行指令。系统加电或操作员在键盘上进行“RESET”操作时产生RESET信号。 6)