第11讲 触发器1.pptVIP

数字电子技术基础 第 11 讲 主讲 孙霞 安徽理工大学电气工程系 第5章 触发器 5.1 基本触发器 5.2 集成触发器 记忆元件是时序电路不可缺少的部分，而记忆元件都是由触发器担任的。在后面我们将会看到，对时序电路的设计或分析其对象都是触发器。所以，对各种触发器功能的掌握，是学习时序电路的基础。而且，触发器本身就是一个时序器件。因此，分析触发器的方法在分析时序逻辑电路时均适用。 触发器的基本性质是： (1)具有两个稳定的状态，分别用二进制数码的“1”和“0”表示； (2)由一个稳态到另一稳态，必须有外界信号的触发。否则它将长期稳定在某个状态，即长期保持所记忆的信息； (3)具有两个输出端：原码输出Q和反码输出 。一般用Q的状态表明触发器的状态。如外界信号使 ，则破坏了触发器的状态，这种情况在实际运用中是不允许出现的。 触发器可以由门电路构成。但是随着科学技术发展，半导体工艺已经可以把一个或几个触发器集成在一片芯片中，构成集成触发器。对于使用者来讲，应着重了解各种触发器的基本工作原理以及它们的逻辑功能，以便正确地使用它们，对其内部结构和电路不必深究。因此本章的重点是讨论各种集成触发器的功能。 5.1 基本触发器 5.1.1 基本RS触发器 基本RS触发器是构成各种功能触发器的最基本单元，所以称为基本触发器。用两个与非门构成基本RS触发器的逻辑图及逻辑符号分别如图5.1.1(a)、(b)所示。触发器具有两个输出端Q和 。这两个输出端的状态是互补的。我们常用Q端的逻辑电平表示触发器所处的状态。 若Q为高电平即“1”，则 必为低电平即“0”，写作Q=1, ,我们称触发器处于“1”状态。反之，若Q=0, ，则称触发器处于“0”状态。Rd、Sd为触发器的两个输入端，称为激励端或控制端。当Sd=0时Q=1，所以称Sd为直接置1端或置位端；Rd=0时，Q=0，所以称Rd为直接置0端或复位端。故该触发器又称为直接置0置1触发器或置位复位触发器。在逻辑符号图5.1.1(b)图中Rd和Sd端的小圈，表示低电平有效，即仅当低电平作用于适当的输入端，触发器才会翻转。 1.功能描述 (1)Sd=0,Rd=1时，不管触发器原来处于什么状态，其次态一定为“1”，即Qn+1=1,故触发器处于置位状态。 (2)Sd=1,Rd=0时， Qn+1 =0，处于复位状态。 (3)Sd=Rd=1，触发器状态不变，处于维持状态，即Qn+1 =Qn。 (4)Sd=Rd=0， Qn+1 = =1,破坏了触发器的正常工作，使触发器失效。 2.状态表、状态图及特征方程 (1)状态表。由真值表可十分方便地获得状态表，如表5.1.2所示，由于RdSd=00是禁止出现的，所以状态表中填入×，作为无关项使用。 (2)状态图。状态图形象地描述RS触发器的操作情况。它共有两个状态：“0”态和“1”态。当Qn=0，输入SdRd=11或10时，使状态保持为“0”态。唯有SdRd=01时，才能使状态迁移到“1”态。当Qn=1时，输入SdRd=11,01,状态将保持为“1”态，只有SdRd=10时，才使状态迁移到“0”态。状态图如图5.1.2所示。 (3) 特征方程。基本RS触发器的次态与现态及输入量的关系也可用逻辑函数表示，如表5.1.2所示。由此可得对应的卡诺图，从而得特征方程为 特征方程又常常称为状态方程或次态方程。由于Rd和Sd不允许同时为零，因此输入必须满足 我们称该方程为约束方程，该方程规定了Rd和Sd不能同时为“0”。 如已知Sd和Rd的波形和触发器的起始状态，则可画出触发器的波形，如图5.1.3所示。 5.1.2 时钟控制的RS触发器 上述基本RS触发器具有直接置“0”置“1”的功能，当Rd和Sd的输入信号发生变化，触发器的状态就立即改变。在实际使用中，通常要求触发器按一定的时间节拍动作。这就要求触发器的翻转时刻受时钟脉冲的控制，而翻转到何种状态由输入信号决定，从而出现了各种时钟控制的触发器。按功能分有RS触发器、D