半导体集成电路第4章-版图设计与举例.pptVIP

第四章 版图设计;版图设计的基本流程 、基本概念; 在具体设计中，首先确定电子路线，再从几套标准工艺中选择一套适于本单位工艺水平的工艺方案作参考，确定好试制方案，在此基础上，设计出版图，制作光刻掩膜版，进行产品试制，根据试制的结果，适当地修改电路及版图，以获得最佳设计方案。 现代的数字电路均采用标准工艺进行生产。因此，线路设计及版图设计均围绕标准工艺进行。;设计程序大体如下：;4-1 版图设计的一般程序;版图设计的一般程序; 二、工艺设计 工作的任务： 1、充分了解生产厂家的工艺水平。 制版与光刻 外延与扩散 封装及管壳 集成度与成品率 2、根据实际工艺水平及电路需要，选择一套适当 的生产工艺。 3、确定每一套工序的工艺要求。;三、确定版图设计的基本尺寸和规则 任务：根据实际工艺水平，确定最小线条宽度，最小套刻间距及其它最小尺寸。 四、元件设计 根据电路对元件的要求，如（耐压、电流容量、频率特性等）以及基本尺寸，确定每个元件的图形及尺寸。; 五、划分隔离区 目的：实现电路中各个元件的电隔离 规则： 1、集电极等电位的NPN管可共用一个隔离区（基极 等电位的PNP管可共用一个隔离区） 2、二极管按晶体管原则处理。 3、原则上，所有硼扩散电阻可共用同一隔离区。 4、当集电极电位高于硼扩散电阻的电位时，晶体管 与电阻可置于同一隔离区。 5、在不违反上述规则的前提下，划分隔离区可以灵 活掌握，以便于排版与布线。 ; 六、排版与布线 通过排版，将所有元件的位置确定下来； 通过布线，将所有元件按电路要求实现连线。 规则： 1、元件排列紧骤，版面小，寄生效应小。 2、布线尽量短且简洁，昼避免交叉。 3、铝条有一定宽度，且避开薄氧化层区及跨越大 的sio2台阶。 4、要求参数一致的元件应置于邻近区域，避免工 艺及材料不均匀性的影响。 5、使芯片热分布均匀，要求温度平衡的元件，应 置于等温线上。 6、压焊点的分布符合管壳外引线排??顺序。;4-2 基本尺寸的确定; 二、掩膜图形最小间距 版图设计时，版图上各相邻图形间的 最小间距。 显然，制作到Si平面时，图形的实际位置将与设计位置产生偏离。 制版过程中的偏差，光刻过程中的偏差，横向扩散引起图形尺寸变化。 考虑这些因素，必须在版图设计中引入图形间的最小间距。; 1、掩膜对准容差 图形实际位置与设计位置之间的统计平均误差。包含掩膜容差（制版）及光刻对准容差。 制版：a、版的线宽误差 ±0.5 b、位置及套准误差 ±1.1 c、工作版复印误差 ±0.1 光刻：d、光刻照相误差 ±1.8 e、对准误差 ±1.0 掩膜对准容差为前5项之和 ±4.5μm。 两次掩膜对准容差 ; 2、横向扩散： 横向扩散也造成图形位置的偏差，一般取0.8x j 3、耗尽层宽Wd 耗尽区既不是N区，也不是P区，显然考虑图形位置时，应加上耗尽区的影响。 4、最小间距Gmin 考虑全部位置不确定因素，且均朝最坏情况下取值后，图形之间保留的最小距离，含有设计余量意思。;考虑一个最小面积晶体管;假定器件设计规划： 最小图形尺寸 8×8 铝条最小宽度 10 铝条最小间距 10 最小间距Gmin 1 掩膜对准容差 △WMAT ±4.5 两次掩膜对准容差△WMAT-2 ±5.5; 下面来推导最小面积晶体管尺寸 1、WE孔 射极接触孔 取最小尺寸 2、DE-E孔 射极孔到射区扩散窗口边缘间距 △WMAT-0.8xje+WdE-E+Gmin 3、DE-B 射区窗口到基区窗口间距 △WMAT+0.8xje-0.8xjc+Wde-B+Wdc-B+Gmin 4、DE-B 射区窗口到基区孔间距 △WMAT+0.8xje+Wde-B+Gmin ;5.WB孔 基极接触孔宽 取最小尺寸 6、DB-B孔 基区窗口到基极孔间距