数字电路 - 第8章PLD.ppt

第一节 可编程逻辑器件PLD;简 介连接线与点增多抗干扰;传统的逻辑系统:当规模增大时 ;简 介半定制标准单元（St;第一节 可编程逻辑器件PLD概;PLD有多种品种：PROM、P;二、PLD的逻辑符号表示方法1;ABCDF2F2=B+C+D×;3. 三种特殊表示方法1.输;下图给出最简单的PROM电路图;（1）与固定、或编程：ROM和;1. 与固定、或编程ABCBC;2. 与、或全编程 ;3. 与编程、或固定 ;3种基本的PLD结构与阵列固定;阵 列 类 型 与 或 输出;采用PLD设计数字系统和中小规;4.系统处理速度提高：实现任何;用可编程逻辑器件设计电路需要相;一、可编程逻辑阵列PLA可编程;例: 试用PLA实现四位自然二;（3）转换器有四个输入信号，化;PROM:16×4PLA:7 ;第三节 可编程阵列逻辑PAL ;第三节 可编程阵列逻辑PAL1;第三节 可编程阵列逻辑PAL ;第三节 可编程阵列逻辑PAL ;第三节 可编程阵列逻辑PAL ;PAL结构GAL结构一、通用阵;第四节 通用逻辑阵列GAL1;2. GAL输出逻辑宏单元OL;异或门：当XOR(n)=1时，;PTMUX—选择与阵列输出的第;FMUX—与阵列反馈信号的来源;时钟控制使能控制组合输出时序输;3. 输出逻辑宏单元OLMC输;三态输出缓冲器的输出呈现高电阻;本单元的反馈信号和去相邻单元的;适合于三态I/O缓冲等双向组合;时序输出——从触发器的输出同相;使用场合不同，适合实现在一个带;4. GAL的特点(1) 有较;(4) 100%可测试：GAL;（二）GAL器件的编程方法和应;? 汇编型软件：如FM，这类;? 时钟必须共用；? 或的;第五节 高密度可编程逻辑器件H;基本包含三种结构： 　　　　C;⑴ 逻辑阵列块（LAB） ;⑵ 可编程I/O单元 ;CPLD的结构稳钻特凉乏规证绕;逻辑块内部的可编程连线区I/O;盈脸哉稼降岛暖均借溅持孵辱县点;MAX7000系列CPLD复杂;（一）在系统编程芯片EPM71;逻辑阵列块LAB（Logic ;? 高集成密度; ;三. 现场可编程门阵列（FP;三、现场可编程门阵列(FPGA;FPGA的基本结构： ;⑵ 可编程输入／输出模块(IO;⑶ 可编程互连资源(IR) ;FPGA的基本结构 婪懒妒鹏撂;FPGA 的结构示意图堡鼻未淀;简化的CLB原理框图商啃篡存扯;简化的IOB原理框图8.5 ;三、现场可编程门阵列FPGA—;? SRAM结构：可以无;? 芯片逻辑利用率：由于FPG;技术的推动与电路设计的革命—用;1. 存储器分为RAM 和R