精选6存储器.pptVIP

微机原理 2、全译码法 全译码法?对全部地址线进行译码。将地址的低位直接接到存储器的芯片的地址端，实现片内寻址；将剩余的高位全部接译码器的输入端，经译码后的输出作片选，实现片选寻址。 例：某16位AB微机系统扩展2KB RAM和2KB ROM，用1K×8的芯片，地址安排在64K空间的最低4K位置。 微机原理 微机原理 地址分配： A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1＃?0000H～03FFH， 2＃?0400H～07FFH 3＃?0800H～0BFFH， 4＃?0C00H～0FFFH 1＃ ROM 2＃ ROM 3＃ RAM 4＃ RAM 微机原理 将地址线低10位A9-A0直接到芯片地址端，实现片内寻址。 将高6位地址经6：64译码器，取译码输出的低4位作片选。当存储容量小于可寻址的存储空间，一般从译码器输出线选中连续的几根作片选，多余的令其空闲，以便日后需要时扩充。如上使用Y0－Y3，Y4－Y63空闲。 将数据线并接到数据总线上。 将读信号MEMR接存储器读允许OE，将写信号MEMW接存储器写允许WE。 全译码不浪费存储空间地址，地址唯一，地址不重叠，且连续，但译码电路比较复杂。 微机原理 3、部分译码 在系统中如果不要求提供CPU可寻址的全部单元，则可采用线译码和全译码相结合的方法。将高位地址的部分地址线参入译码，一部分不参入译码。所以亦出现部分地址重叠。 4、常用典型译码器74LS138?3：8译码器 微机原理 三、CPU与存储器连接举例—三总线连接 静态RAM芯片具有1位，4位，8位结构，容量不等，一般与8位数据线连接时，应在字向和位向两方面扩展，一般字向采用地址串联满足容量要求，位向采用位并联满足位数要求。 例1：某16位AB系统，扩展4KB RAM，使用2114 1K×4芯片，允许地址重叠。 位扩展—位并联。用2片2114构成1K×8，1片接DB的低4位D0－D3，另一片接D4－D7。 字扩展－地址串联，用8片2114构成4K×8。 低10位地址－接2114的A9-A0,实现片内1K字节单元寻址。 ∵允许重叠，∴使用部分译码，选A12-A10参入译码。 选译码器的Y0-Y3作片选(Yi应同接两片CS）。 将存储器写信号MEMW接2114的写控制端WE(高电平为调读）。 总容量 单片容量 ＝片数 4K＊8 1K＊4 ＝8片 微机原理 微机原理 微机原理 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 X X X 0 0 0 1 1 1 1 1