全加器(完整版).docVIP

深 圳 大 学 实 验 报 告 课程名称： 数字电路与逻辑设计 实验项目名称： 全加器 学院： 信息工程学院 专业： 指导教师： 报告人学号： 班级： 6 同组人 学号： 班级： 6 实验时间： 2012-11-21 实验报告提交时间： 2012-12-5 教务部制 一、说明： 相加时不考虑进位的二进制加法则称为半加，所用的电路叫做半加器。相加时考虑来自低位的进位以及向高位的进位的二进制加法则称为全加，所用的电路叫做全加器。全加器除了完成加法运算外，还可用来产生组合逻辑函数。若某一逻辑函数的输出恰好等于输入代码表示的数值加上另外一个常数或由同一组输入变量组成的代码时，则使用全加器往往会达到设计简单的效果。 二、实验仪器与材料： 1、RXB-1B数字电路实验箱 2、器件： 74LS54 4路2-3-3-2输入与或门 74LS283 4位二进制超前进位全加器 74LS48 4线至七段译码器/驱动器（BBC输入，有上拉电阻） 共阴极七段显示数码管 三、实验任务： 任务一：四位二进制全加器74LS283功能的测试 自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路试验箱的电平指示灯，观察输出的结果Sa及进位Cn，并记录下来。 任务二：用全加器74LS283实际一个代码转换电路，把四位余3码用十进制数在LED七段 数码管上显示出来。 十进制数 8421码 余3码 0 0000 0011 1 0001 0100 2 0010 0101 3 0011 0110 4 0100 0111 5 0101 1000 6 0110 1001 7 0111 1010 8 1000 1011 9 1001 1100 四、设计电路图： 五、实验结论： 六、思考题： 1、如果余3码输入出现六项禁止项（00000,0001,0010,1101,1110,1111），那译码器驱动部分应如何修改？ 指导教师批阅意见： 成绩评定： 指导教师签字： 年 月 日 备注： 注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。 2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。