新型高速低功耗显式脉冲触发器电路设计.pdfVIP

第 卷 第 期 半 导 体 学 报 ２９ １０ 犞狅犾．２９ 犖狅．１０ 　 　 　 　 　 　 年 月 ， ２００８ １０ 犑犗犝犚犖犃犔犗犉犛犈犕犐犆犗犖犇犝犆犜犗犚犛 犗犮狋．２００８ 新型高速低功耗显式脉冲触发器电路设计  张小阳 贾 嵩 王 源 张钢刚 　 　 　 　 　 （北京大学微电子学研究院 教育部微电子器件与电路重点实验室，北京　１００８７１） 摘要：提出了两种新型脉冲触发器结构——— 触发器和 触发器 同传统结构相比，新结构一方面通 犈犡犘犃犖犇 犈犡犘犃犖犇犜犌 ． 过减小中间节点电容提高电路充放电速度，另一方面通过消除信号竞争避免直流短路电流对电路速度和功耗的影响 同其 ． 他文献报道的结构相比，新结构在功耗和速度上均有明显的改进． 关键词：数字电路；触发器；高速；低功耗；脉冲 ： ； 犈犈犃犆犆 １２６５犃 ２５７０犇 中图分类号： 文献标识码： 文章编号： （ ） 犜犖４３１２ 犃 ０２５３４１７７２００８１０２０６４０５ 　　　 　　　 减小电路中间节点的电容提高充放电速度，同时通过避 １ 引言 　 免信号竞争消除了直流短路电流，这样就缩短了触发器 触发器作为同步系统中的时序模块，其性能和功耗 的延迟时间，并降低了动态功耗． 对系统的特性有着重要的影响 有报道称，包括触发器、 ． ２ 显式脉冲触发器 锁存器在内的时钟网络消耗了 ３０％ ６０％的系统功 　 ～ 耗，而其中高达 的功耗被触发器本身及用于驱动 图 中所示为正常时钟 及其产生的脉冲时钟 ９０％ １ 犆犔犓 ［］ １ 触发器的网络消耗 ，所以降低触发器功耗对减少系统 的波形图 脉冲时钟产生电路利用 的上升 犆犔犓狆 ． 犆犔犓 功耗有着重要的意义 另一方面，触发器的延迟时间和 沿，每周期产生一个脉冲信号，脉冲触发器在脉冲时钟 ． ［］ ２ 建立时间也占据了很大部分的系统时钟周期 ，高速触 低电平期间保持数据，在时钟高电平期间采样数据 下