数字电路综合实习讲稿2006new.pdfVIP

数字电路课程设计 数字电路课程设计 ——利用CPLD设计可调时数字钟 ——利用CPLD设计可调时数字钟 河北大学电信学院基础教研部 河北大学电信学院基础教研部 2007-12-1 2007-12-1 学习内容与要求 学习内容与要求 ●掌握MAX+plus II软件的使用； ●掌握MAX+plus II软件的使用； ●了解CPLD/FPGA 的一般开发步骤； ●了解CPLD/FPGA 的一般开发步骤； ● 熟悉用CPLD/FPGA器件取代传统的中小规 ● 熟悉用CPLD/FPGA器件取代传统的中小规 模集成电路实现数字电路与系统的方法 模集成电路实现数字电路与系统的方法 ●了解数字钟的功能要求及设计方法； ●了解数字钟的功能要求及设计方法； ●认识常用元件及使用注意事项 ●认识常用元件及使用注意事项 目录 目录 MAX+plus II 软件基本操作 MAX+plus II 软件基本操作 数字电子钟课程设计说明 数字电子钟课程设计说明 结果形式及成绩评定 结果形式及成绩评定 MAX+plus II 使用简介 MAX+plus II 使用简介 软件的学习以加法器为例来说明MAX+plus II 软件的学习以加法器为例来说明MAX+plus II 软件的使用方法。 软件的使用方法。 示例：采用原理图输入方式设计8位加法器并进行 示例：采用原理图输入方式设计8位加法器并进行 仿真分析，最后将程序下载至CPLD （复杂可编程 仿真分析，最后将程序下载至CPLD （复杂可编程 逻辑器件）芯片中。 逻辑器件）芯片中。 本设计采用自底向上的层次设计方法，最终 本设计采用自底向上的层次设计方法，最终 完成加法器设计与实现。 完成加法器设计与实现。 1、设计输入 1、设计输入 设计输入包括以下步骤： （1）创建原理图文件 （1）创建原理图文件 （2 ）输入逻辑功能图元 （2 ）输入逻辑功能图元 （3 ）保存文件 （3 ）保存文件 （4 ）设定项目名称 （4 ）设定项目名称 （5 ）检查错误 （5 ）检查错误 （1）创建原理图文件 （1）创建原理图文件 创建一个名为 half_adder.gdf 的文件。步骤如下： a. 打开MAX+plus II软件开发环境，如图所示 b. 选择File→New 菜单，或单击 ，弹出New 对话框。 c. 选中Graphic Editor file （图形设计文件）单选按钮。 在下拉表框中选择.gdf 作为文 件的扩展名。单击 ok 按钮。 弹出Graphic Editor 窗口。 （2 ）输入逻辑功能图元 （2 ）输入逻辑功能图元 在原理图的空白处双击鼠标左键（或选择Symbol →Enter Symbol 选项，弹出Enter Symbol 对话框。 在文本框中输入元件名称或用鼠标双击元 在文本框中输入元件名称或用鼠标双击元 件库； 件库； 选取元件后点击ok即可； 选取元件后点击ok即可； 如果安放相同元件，只要 如果安放相同元件，只要 按住Ctrl 键，同时用鼠标 按住Ctrl 键，同时用鼠标 拖动该元件复制即可。 拖动该元件复制即可。 注：prim库中包含了常用的 注：prim库中包含了常用的 基本门电路和触发器元件符号； 基本门电路和触发器元件符号； mf库中包含了74系列集成