第03章FPGACPLD结构与应用.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第03章FPGACPLD结构与应用

EDA技术实用教程;相关专业名词;可编程逻辑器件(PLD-programmable logic device):用户构造逻辑功能;3.1 概 述;3.1.1 可编程逻辑器件的发展历程;3.1.2 可编程逻辑器件的分类; * 按编程方法分类: 掩膜ROM→ PROM → EPROM →E2PROM * 按器件工艺 分类: 双极型 COMS型。 ;2、从逻辑器件互连结构、逻辑单元结构分; 2、查找表结构器件, FPGA(Field Programmable Gates Array) 内部互连结构由多种长度不同的连线资源组成, 每次布线的延迟不同,属于统计型结构,逻辑单元主 体为由静态存储器(SRAM)构成的函数发生器,即查 找表。通过查找表实现函数功能。 ; 从电路设计者来说,可将设计好的电路“写入”芯片(PLD母片),使之成为专用集成电路;有些PLD可以多次“编程(逻辑重构)”,这就特别适合新产品试制或小批量生产。;3.2 简单PLD原理;3.2.1 电路符号表示;A;3.2.2 PROM;3.2.2 PROM;3.2.2 PROM;3.2.3 PLA;3.2.4 PAL (Programmble Array Logic);3.2.3 PLA;3.2.4 PAL; 采用E2CMOS工艺和灵活的输出结构,有电擦除、可反复编程的特性。;一.GAL器件的结构;逻辑宏单元;GAL和PAL在结构上的区别见下图:;3.2.5 GAL(输出模式);3.2.5 GAL (输出模式);3.2.5 GAL;3.2.5 GAL;PLD的结构类型(总结);3.3 CPLD 结构与工作原理;3.3 CPLD结构与工作原理;Global Clock;(三)扩展乘积项 EPM7128S结构中提供的扩展乘积项有两种: 共享扩展乘积项 并联扩展乘积项;没有被使用的逻辑项;(4) 可编程连线阵列(PIA);(6)I/O控制块;# 查找表 ?;;输入 A 输入 B 输入C 输入D ;3.4.2 Cyclone/CycloneⅡ系列器件的结构与原理;● Cyclone LAB结构;● Cyclone LE结构;① Cyclone LE普通模式;② Cyclone LE动态算术模式;③ LAB阵列;④ LAB控制信号生成;⑤ 快速进位选择链 ;⑥ LUT链和寄存器链的使用; ⑦ LVDS(低压差分串行)连接;3.5 硬件测试技术;2)边界扫描所需的寄存器;3.5.2 JTAG边界扫描测试;4)边界扫描数据移位方式;5)JTAG BST 系统内部结构;6)JTAG BST系统与FLEX器件关联结构;7)JTAG BST选择命令模式时序;FPGA/CPLD生产商---见P.50 ;LATTICE VANTIS (AMD);● FPGA/CPLD选择原则;● FPGA/CPLD比较与选用;1)ISP-PLD (ISP –In-System-Programmerbale); 3) ??见下载(编程)方式:;3.7.1 JTAG方式的在系统编程;● 多CPLD芯片ISP编程连接方式;● 多芯片菊花链(Daisy Chain )连接方式;3.7.2 使用PC并行口配置FPGA ;● 多FPGA芯片配置电路;3.7.3 FPGA专用配置器件 ;● Altera公司的FPGA配置方式与器件系列;● EPCS器件配置FPGA的电路原理图 ;3.7.4 使用单片机配置FPGA ;单片机产生配置时序、读 取EPROM中的配置数据;3.7.5 使用CPLD配置FPGA ;● ISP功能---提高设计和应用的灵活性;此接口既可作编 程下载口,也可作 JTAG接口;主系统通用 10针标准 配置/下载接口;● FPGA的OTP配置器件使用方法;选择Global Project Device…项;对于低芯核电压FPGA (如EP1K30),需选择此 项,电路中的配置芯片 应该接3.3V工作电压。;● 编 译;选择配置器件生产商;器件接插方式;编程缓冲器中的 DAC.POF文件码;将编程完毕的配置 器件插在相应的 电路系统上;3)举例: ● 用专用配置器件配置FPGA;;FPGA;第3章思考题:

文档评论(0)

rovend + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档