电子教材-基于VerilogHDL的UART设计.pdfVIP

基于VerilogHDL的 UART设计 季雄 段吉海 胡媛媛 袁柯 于海生 （桂林电子工业学院 通信与信息工程系，广西 桂林 541004） 摘要：UART 是广泛使用的串行数据通信电路，因其要求的传输线少，可靠性高，传输距离远， 所以系统间互联常采用 RS—232 接口方式，一般说来，该接口由硬件（UART 专用芯片）实现。 文章基于 VerilogHDL 语言，结合有限状态机的设计方法来实现 UART ，将其核心功能集成到 FPGA 上，使整体设计紧凑、小巧，实现的 UART 功能稳定、可靠，为 RS—232 接口提供了一种 新的解决方案；同时，与其他设计方法相比较，利用有限状态机的方法具有结构模式直观简单， 设计流程短，程序层次分明，易综合，可靠性高等优点，必将在 EDA 技术中发挥重要作用。 关键词：VerilogHDL ； UART ； 帧格式； 状态机 引言 随着微机系统的广泛运用和微机网络的极大发展，UART(Universal Asynchronous Receive 【1】 Transmitter) 在数据通信及控制系统中得到了广泛运用。8250、NS16450 等芯片都是常见的 UART 器件[2]，这类芯片已经相当复杂,有的含有许多辅助模块(如 FIFO)，但在实际中有时只需要使用 UART 的部分功能，因而会造成一定的资源浪费。FPGA 在现代电子设计中的广泛运用，使我们 可以充分利用其资源，在芯片上集成 UART 的功能模块，这样就无需外接专用UART 芯片，从而 简化了电路，缩小了体积，设计的灵活性更大。 文章通过分析UART 的功能，利用有限状态机[4]来描述UART核心控制逻辑的方法，将其核心 功能集成,从而使整个设计更加稳定、可靠。基本的UART通信只需要两条信号线就可以完成数据 的相互通信。UART 的结构如图1所示。 CPU 波特率发生器 接收模块 发送模块 对象器件 图1 UART 的结构图 1 UART的帧格式 在 UART 中，数据位是以字符为传送单位，数据的前、后要有起始位、停止位，另外可以在 停止位的前面加上一个比特（bit ）的校验位。其帧格式如图 2 所示[4]。 D0 D D D D 停止位 1 2 3 7 起 校 始 数据位 验 位 位 图2 UART 的帧格式 其基本特点是: 基金项目：广西教育厅科研项目（D202234 ） 作者简介：季雄 (1980-),男,江苏南通人,桂林电子工业学院硕士研究生,主要从事无线通信方面的研究. ① 在信号线上共有两种状态，可分别用逻辑 1 和逻辑0 来区分。在发送器空闲时，数据线 应该保持在逻辑高电平状态。 ② 起始位：该位是一个逻辑 0，总是加在每一帧的头部，提示接受器数据传输即将开始， 在接收数据位过程中又被分离出去。 ③ 数据位：在起始位之后就是数据位，一般为 8位一个字节的数据，低位在前，高位在后。 如字母 C 在 ASCII 表中是十进制 67，二进制 0