- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
单晶扩散型LDMOS特性分析.doc
单晶扩散型LDMOS特性分析|第1
lunade of single crystal is presented. It has the characteristic of variation lateral doping and ulated by MEDICI, tension simulating devices softizing the doping concentration , the size and the location of N-type diffused region and variable doping region, a better trade-off betouseg(this) Fig.1 LDMOS结构
2 器件结构
器件结构如Fig.1所示,该结构采用了双RESURF技术,即在普通RESURF结构的N-降场层(N阱)上加入P-降场层,通过引入附加电荷有效地降低了LDMOS栅、漏两端的尖峰电场,使器件表面电场趋于均匀,既采用VLD技术可明显提高器件耐压。这里讨论的P-降场层分成P1和P2两个区,且P1的浓度低于P2的浓度, 从而使P2区栅端的电场升高, P1区末端的尖峰电场降低。该结构的击穿主要发生在栅或漏端的器件表面,因此在栅、漏两端还采用了场板技术,从而进一步降低栅和漏端的电场,使器件表面电场趋于均匀。当耐压为730V,器件击穿时表面及体内电场分布如Fig.2所示。
500)this.style.ouseg(this)
3 器件耐压分析及模拟结果
3.1 P衬底浓度和N阱浓度的确定
P衬底和N阱浓度的选取对击穿电压的高低起着决定性的作用。各层掺杂浓度要严格遵循RESURF原理,以获得最大击穿电压。通过求解二维Poisson方程可以得到近似解[7],
500)this.style.ouseg(this)(1)
二维方程简化成一维方程得
500)this.style.ouseg(this)(2)
如Fig.1所示,为满足RESURF和电荷中性原理,P-降场层,N阱和P衬底掺杂剂量分别为1E1012cm-2,2E1012cm-2和1E1012cm-2。
当P衬底浓度过高时,N阱在结深不变的情况下其浓度要增大,此时器件击穿电压相应降低;而当P衬底浓度过低时,N阱浓度降低,器件击穿电压增大,但导通电阻也同时增大。因此,在选取器件参数时P衬底浓度有一优值。
双降场层LDMOS的N阱浓度和结深是影响器件击穿电压的关键参数。当N阱浓度偏低时,LDMOS的漂移区容易耗尽,电场在漏侧集中,导致器件首先在漏区/N阱处击穿;当N阱浓度偏高时,LDMOS的漂移区不容易耗尽,电场在P-降场层靠源区一侧集中,器件同样会过早击穿。所以通过调节N阱浓度使器件表面电场较为均匀,从而达到最大耐压,如Fig.2所示。
3.2 P-降场层浓度和长度的确定
首先考虑P-降场层为均匀掺杂时其浓度与击穿电压的关系,模拟结果如Fig.3所示。当LDMOS漏端加高压时,器件表面P-层承受大部分电压,对于均匀掺杂的P-降场层结构,其P-层中电场分布不均匀,其靠栅端和漏端处的电场均比较高。若其浓度过低则很容易耗尽,器件过早在P-降场层靠栅端一侧击穿;反之若其浓度过高则不容易耗尽,器件过早在其靠漏端一侧击穿。采用横向变掺杂技术(VLD)则有效地提高了器件击穿电压。该技术要求P-降场层的浓度从栅到漏逐渐降低,通过在器件表面引入负电荷,使表面电场在靠近栅端一侧提高,而靠近漏端一侧降低,从而使整个器件表面电场趋于均匀。在相同击穿电压下,变掺杂分布可有效地缩短LDMOS的漂移区长度,降低导通电阻。下列表中数据表明LDMOS击穿电压随降场层的P1、P2区浓度比例不同而变化。
NA(P1) cm-3 8E1015 9E1015 8E1015 7E1015
NA(P2) cm-3 8E1015 1E1016 2E1016 3E1016
VBR V 620 590 730 720
500)this.style.ouseg(this)
P-降场层的长度和在漂移区中的位置对器件击穿电压也有很大影响。当P-降场层较短,降场层很快耗尽 ,器件过早在降场层靠源端一侧击穿;当该层较长时不容易耗尽,器件过早在降场层靠漏端一侧击穿,此时可将P-降场层/N阱/N+漏区视为一反偏的穿通型P-N-N+(PIN)二极管,如Fig.1所示,当L较小,即I区较短时,也使得器件容易在P-降场层靠漏端一侧过早击穿。模拟得P-降场层长度对器件击穿电压的影响如Fig.4所示。
500)this.style.ouseg(this)
Fig.4 击穿电压与P-降场层长度的关系
由于栅电极和金属场板的作用,在栅氧和场氧的连接处有尖峰电场
文档评论(0)