电子技术课程设计总结报告范文..docVIP

电子技术课程设计 总结报告  摘要 3 第一章 设计指标 4 1.1设计题目 4 1.2设计任务和要求 4 1.3设计原理 4 第二章 系统方案 5 2.1 系统模块及框图 5 2.2 单元电路设计 6 2.2.1 秒基准信号发生器 6 2.2.2 计数器 7 2.2.3 数码显示 8 2.2.3 校时切换电路 8 2.2.3 校时切换电路 9 2.2.4 整体电路图 9 2.2.5 部分芯片实际引脚图及功能 11 2.3 multisim 仿真 12 第三章 方案总结 12 3.1 元件清单 12 3.2电路及方案的特点 12 3.3 心得体会 13 参考文献： 13 摘要 时钟是生活中必不可少的工具，实际生活中，时钟小巧精致甚至很多是作为另一个工具的附加物（如手机、收音机等）。但实际上时钟的原型——脉冲源是时序逻辑电路完成其逻辑功能的基础。如果电源是数字电路的发动机的话，那么时钟源就是它的轮胎使它能向前运行，所以几乎所有电子产品都离不开时钟源。本设计目的不在制作生活用的电子时钟，而是希望通过对电子钟的分模块设计，加深对震荡电路、波形转换、分频器、计数器、数据选择器、译码器、数码管等的理解，加强对实际集成器件的应用，锻炼电路焊接技术和检查排错能力。 本设计通过32768Hz晶体和14位二进制分频器4060产生2Hz的脉冲信号，再通过JK触发器4027组成的二分频器产生1Hz秒脉冲，比基于555定时器的时钟源精确和稳定。显示部分采用CD4511驱动共阴极7段数码管。校时部分采用四二选一数据选择器74157芯片选择正常走时或手动校时。 设计过程中先使用multisim11.0进行仿真设计，后又进行实际焊接。 第一章 设计指标 1.1设计题目 数字电子时钟 1.2设计任务和要求 1、时钟的“时”要求用两位显示，采用24进制。 2、时钟的“分”、“秒”要求各用两位显示。 3、整个系统要有校时部分，校时时不能产生进位。 1.3设计原理 1、由石英晶体多谐振荡器和分频器产生1HZ标准秒脉冲。 2、“秒电路”、“分电路”均为00—59的六十进制计数、译码、显示电路。 3、“时电路”为00—23的二十四进制计数、译码、显示电路。 第二章 系统方案 2.1 系统模块及框图 数字显示电子钟系统包括秒脉冲发生器、秒60进制计数器、分60进制计数器、时24进制计数器、6个数码管及数字显示译码器、校时与正常走时选择电路、手动校时脉冲发生电路。系统总体框图如下。 其中通过控制开关控制数据选择器可以选择将1HZ秒脉冲信号送给秒计数器并且断开校时脉冲对分、时计数器的控制，或断开1HZ对秒计数器的控制给之清零信号并接通校时电路与分、时计数器的通道。 2.2 单元电路设计 2.2.1 秒基准信号发生器 秒基准信号发生器实质上是1Hz的时钟信号源，数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号而不是锯齿波、三角波或其他形式。利用555定时器和电容电阻可以产生时钟脉冲但是其精确度和稳定性不高。而通过32768Hz石英晶体和非门构成的振荡器稳定性和精度都很高，但其频率太高需要多15级二分频器才能产生1Hz的秒基准信号。 所以考虑使用含有非门和14级二进制串行分频器的集成块CD4060，既可以提供非门又可以进行14级二分频产生2Hz的信号，其中反相器并联电阻可使反相器工作在，电压跳变的转折区，利于起振，阻值不能太小否则无法起振。如图1。 再将2Hz的信号经由双JK触发器4027芯片组成的二分频器进行二分频得到1Hz的秒基准信号。如下图2： 2.2.2 计数器 秒、分计数器都是60进制计数器，时计数器为24进制。考虑到成本，采用2-5-10计数器74ls90，共需六个。 每个7490的引脚1和12相接构成十进制计数器再由两个10进制计数器配上与门构成60进制和10进制计数器如图3（60进制）和图4（24进制）。 2.2.3 数码显示 显示模块采用7段显示共阴极数码管，使用CD4511BE译码并驱动，330电阻限流，4511的试灯和消隐都接高电平，锁定接地，电路图如图5（显示电路） 2.2.3 校时切换电路 校时电路的核心是四二选一数选器74157，相当于四个同步切换单刀双掷开关，切换开关通过与非门改造的反相器把信号送给74157的地址输入端，加个反相器可以有效控制控制开关切换时对已经校准过的分、时产生干扰。分脉冲输入时接的与非门也是为了防止控制开关切回正常走时时对已经校准的分的干扰。 注：由于仿真软件的限制，轻触开关用单刀单掷开关代替。 2.2.4 整体电