定时闹钟实习 3.PPT

VHDL數位電路實習與專題設計 * LP-2900實驗板元件規劃 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 練習 試著設計一個可以由指撥開關來設定時間的倒數計時器，以前4個開關來設定十位數，後4個開關來設定個位數，設定完成後按下彈跳按鍵時就開始倒數。 陳慶逸、林昱翰編著---文魁資訊 * VHDL數位電路實習與專題設計 第五章 定時鬧鐘實習 第 五 章 VHDL數位電路實習與專題設計 定時鬧鐘實習 VHDL數位電路實習與專題設計 文魁資訊-P8127 VHDL數位電路實習與專題設計 * 單元8：定時鬧鐘實習 實驗目的 瞭解定時鬧鐘的操作原理 了解如何以狀態機實現定時鬧鐘設定功能 電路程式檔燒錄與邏輯動作驗證 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 相關知識 我們將設計一個具有可調整時間的定時鬧鐘，並將59倒數到00的時間顯示在七段顯示器上 當時間倒數到00時，蜂鳴器將響起以代表鬧鐘響的意思 在調整鬧鐘時間時，我們可以分別設定十位數或個位數的值，而且當開始啟動倒數計時的時候，我們還可以將倒數計時的時間暫停，或是重新開始計時等等功能 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 相關知識 在本實習中我們可將功能分為以下幾個狀態 重置(RESET) 暫停(PAUSE) 開始計時(START) 設定十位數(SET_TEN) 設定個位數(SET_ONE) 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 按鍵功能表 輸入 功能 SW1 啟動倒數功能。 SW2 啟動設定功能，以及切換設定十位數或個位數功能。 SW3 當開始倒數時，作為暫停功能鍵。當在設定功能時，作為累加控制鍵。 SW4 重置功能。 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘的狀態轉換說明 RESET 當按下SW1時，啟動倒數功能(START)。 當按下SW2時，設定十位數功能(SET_TEN)。 其他情況皆為RESET狀態。 PAUSE 當按下SW1時，啟動倒數功能(START)。 當按下SW2時，設定十位數功能(SET_TEN)。 當按下SW4時，重置狀態(RESET)。 其他情況皆為PAUSE狀態。 START 當按下SW2時，設定十位數功能(SET_TEN)。 當按下SW3時，暫停狀態(PAUSE)。 當按下SW4時，重置狀態(RESET)。 其他情況皆為START狀態。 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘的狀態轉換說明 SET_TEN 當按下SW1時，啟動倒數功能(START)。 當按下SW2時，設定個位數功能(SET_ONE)。 其他情況皆為SET_TEN狀態。 SET_ONE 當按下SW1時，啟動倒數功能(START)。 當按下SW2時，設定十位數功能(SET_TEN)。 其他情況皆為SET_ONE狀態。 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘狀態真值表 現態 次態 SW1=0 SW2=0 SW3=0 SW4=0 OTHERS RESET START SET_TEN X X RESET PAUSE START SET_TEN X RESET PAUSE START X SET_TEN PAUSE RESET START SET_TEN START SET_ONE X X SET_TEN SET_ONE START SET_TEN X X SET_ONE 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘狀態機之狀態圖(State Diagram) 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘在各狀態下的輸出 現態 輸出 RESET 將十位數重置為5，將個位數重置為9。 PAUSE 將十位數與個位數保持不變。 START 開始倒數，當數到00時啟動蜂鳴器，再由59倒數。 SET_TEN 十位數可設定，個位數顯示F，當SW3按下時加一。 SET_ONE 個位數可設定，十位數顯示F，當SW3按下時加一。 陳慶逸、林昱翰編著---文魁資訊 VHDL數位電路實習與專題設計 * 定時鬧鐘狀態機之方塊圖 Combinational Circuit （組合邏輯電路） Sequential Circuit （順序邏輯電路） inputs outputs next state presentstate clock 1 State Output Decode Circuit （狀態輸出解碼電路） clock 2 陳慶逸、林昱翰編著---文魁資訊 VHD