差动利得adは.ppt

１５．１　吸い込み型?定電流回路（電子負荷装置） １５．１．１　応答波形 １５．１．２　１５．１の回路でのトランジスタＱ１の電力損失を求めよ。 １５．１．３　１５．１の回路のＲ１抵抗の電力損失を求めよ。 電源投入後２０ｕＳで収束している。 １５．２　過電流保護付き?可変定電圧電源回路 供給電圧２８Ｖとして、出力電圧０～１６Ｖ出力電流０～３Ａの電源を設計する。 １５．２．１　　先ず、トランジスタＱ１の定格電流、定格電圧、許容損失は、どの様な 　　　　　　　　値のものを選べばよいか？ １５．２．２　過電流検出用の抵抗Ｒ１の値はどのように、決めるか？ １５．２．３　出力電圧検出用分圧抵抗Ｒ４、Ｒ５の値とＤ１のツエナーダイオードの 　　　　　　　の選定は？どう決めるか？ １５．２．４　負荷１０Ωとして、電圧設定可変抵抗の位置と出力電圧の試験データを 　　　　　　　とろう！ １５．２．５　負荷変動を電圧設定ボリユーム６０％の電圧で最大負荷３Ａの時の負荷 　　　　　　　変動率を求めよ。 １５．２．６　過電流保護特性を電圧設定ボリユーム６０％電圧（１０Ｖ）の時、下記の 　　　　　　　表を完成させ、特性グラフを書きなさい。 １５．３　オペアンプのオフセット電圧について（利得が大きいと問題になる） １５．３．１　オフセットを調べてみよう！増幅率とどんな関係か？を知ろう。 　　　　　　　Ｒ２の抵抗を表のように変化させた時、出力オフセット電圧をシミュレーション　　　　　　　で見てみよう。 １５．３．２　オフセットバランス抵抗Ｒ３を入れるとどうなるか？シミュレーションで確かめ　　　　　　　下の表を完成させよ。 １５．３．３　　オフセット調整回路とオフセット調整 　　　　　　　　下の回路で、オフセット調整抵抗Ｒ４を調整しオフセットが０になるよう調整し　　　　　　　　なさい 自己誘導のために周りの媒質中に蓄えられるエネルギー ジュール熱 回路に生ずる過渡電流によるジュール熱は、初めに蓄えられた電磁エネルギーに等しいよって電磁エネルギ は、起電力を取り去った抵抗Ｒで消費される １２．１　Ｄフリップフロップ １２．２　Ｄラッチ Ｄラッチが８個入って1個のＩＣになっている。 ７４ＬＳ３７３の内部構成 １２．３　ＪＫフリップフロップ ＪＫフリップフロップ（７４ＬＳ１１２）で８ビットシフトレジスタを作ろう！ １３．１　排他的論理輪（EXCLUIVE OR GATE) 13.2 4bit デジタルコンパレータ（４－ＢＩＴ　ＭＡＧＮＩＴＵＤＥ　ＣＯＭＰＡＲＡＴＯＲ） １３．３　８ビットデジタルコンパレータ １３．４　カウンタＩＣ　１０進カウンタ　（７４ＬＳ１６０） １３．５　７４ＬＳ１６０　動作タイミング １３．６　７セグメント表示器 １３．７　７セグメント?デコーダ?ドライバー １３．８　ＢＣＤ　２桁プリセットカウンタ回路 １３．９　メモリー １３．１０　ＲＡＭの動作 演算増幅器(Operational Amplifire)の基礎 をもう一度！ 14.1 理想演算増幅器とは？ １．入力電圧　Ｖｉ　に対する利得は、無限大である。 　　入力電圧　Ｖｉ　を差動入力電圧と呼び、Ｖｉ　に対する利得を差動利得と呼び次式で表 　　す。 ２．正負入力端子に、同一電圧　Ｖｃを加えた場合の出力電圧は、０（零）である。 　　正負入力端子に加えられる同一入力電圧Ｖｃを同相入力電圧という。Ｖｃに対する利得 　　を同相利得といい、次式で定義する。 ３．入力端子に流入する電流は零である。 　　入力に電流が流れないことは、増幅器の入力インピーダンスが無限大であることを、 　　意味します。 ４．出力電圧　Ｖｏ　の大きさは、負荷抵抗　ＲＬの大きさに依存しない。 　　出力電流Ｉｏは、負荷抵抗ＲＬを小さくすれば、いくらでも電流取り出すことができ、 　　出力側回路は、理想的な電圧源で構成され、出力インピーダンスが零（Ｚｏ＝０）であ 　　ことを意味します。 ５．差動利得Ａｄは、周波数に依存しない。 　　理想演算増幅器は、直流より無限大周波数まで、無限大利得を有しており通常の 　　増幅器のように、周波数の増加により利得が減少しません。 ６．増幅器に外部より入力を加えない限り出力は、零である。 　　２つの入力端子が完全に平衡している場合は、出力零である。これを、オフセットが 　　零であるといいます。 ７．理想演算増幅器の特性 理想値 実際の増幅器 差動利得（Ａｄ） 　　　　　∞ １００ｄＢ（１０の５乗）以上 同相利得（Ａｅ） 　　　　　０ ０ｄｂ（１倍以上） 入力インピーダンス（Ｚｉ） 　　　　　∞ ３００ｋΩ以上 出力インピーダンス（Ｚo) ０ ７５Ω 周波