《计算机组成原理与汇编语言》第3章 微体系结构—CUP组织.pptVIP

* * 第3章 微体系结构—CUP组织? CPU的组成与功能 指令的执行过程 主要内容 第一节 CPU的组成与功能 中央处理器，俗称CPU，其作用是按照 指令控制计算机各部件的操作，并对数 据进行处理。是计算机的核心部件，用 来实现指令的自动装入和自动执行，实 现计算机本身的自动化。 中央处理器CPU组成 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 控制部件 算术逻辑运算部件ALU 各种寄存器 CPU内部数据通道 CPU结构示意图 地址信号 标 志 寄存器 指令寄存器 数据暂存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP 数据信号 控制信号 ALU ALU 控制器 一、ALU部件与寄存器 PSW 标志寄存器 运 算 器 标志 寄存器 A L U 被加数 加数 和 进位 ALU示意图 实现对数据的算术运算与逻辑运算 1、ALU部件 2、寄存器 寄存器是用来存放数据和指令的一种基本逻辑部件。 一般可以分为：通用寄存器、暂存器、指令寄存器、程序计数器、数据寄存器、地址寄存器和PSW。 标 志 寄存器 地址总线 AB 数据总线 DB 控制总线 CB 指令寄存器 数据寄存器 控制电路 指令译码器 地 址 寄存 器 指 令 指 针 寄存器 R1 R2 R3 R4 寄存器组 运 算 器 IP CPU 结构 示意图 二、总线 总线是连接多个功能部件的一组公共信号线 微机中各功能部件之间的信息是通过总线传输 总线 BUS 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 按信号的作用，总线分为三类： 地址总线、数据总线、控制总线 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 地址总线 AB ( Address Bus) ：单向 用来传送CPU输出的地址信号， 确定被访问的存储单元、I/O端口。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 地址总线的条数 决定CPU的寻址能力。 10根 → 210 1024 1K 20根 → 220 1024K 1M 32根 → 232 22 × 230 4G 36根 → 236 26 × 230 64G 数据总线 DB ( Data Bus )：双向 用来在CPU与存储器、I/O接口之间进行数据传送。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 数据总线的条数决定一次可最多传送数据的宽度。 8 根 → 一次传送 8位 16 根 → 一次传送 16位 32 根 → 一次传送 32位 64 根 → 一次传送 64位 控制总线CB ( Control Bus ) ： 用于传送各种控制信号。 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 有的是CPU发出，如读控制信号、写控制信号； 有的是发向CPU，如外设向CPU发出的中断申请信号。 三、CPU内部数据通道 CPU内部各寄存器及ALU之间通常用总线方式传送 数据。总线传送方式可以分为单总线和多总线结构 Rn R1 R0 1、 单 总 线 结 构 暂存器T1 暂存器T2 ALU MAR MDR PC IR 外总线 数据寄存器 地址寄存器 寄存器组 2、多总线结构 Rn R1 R0 暂存器T1 暂存器T2 ALU 多路开关 多路开关 MAR MDR IR 系 统 总 线 输入数据总线 寄存器数据总线 ALU输出数据总线 指令的执行过程 取指令 分析指令 取操作数 执行操作 形成下条指令的地址 微机的工作过程分两阶段： 取指令 执行指令 取指令阶段（ CPU读内存操作）： 地址经地址寄存器 → 地址总线 → 地址译码器, 选中指令所在的内存单元 CPU发出内存读控制信号 指令从内存 → 数据总线 → 数据暂存器 → 指令寄存器 指令译码器对指令进行译码 由IP给出指令在内存的地址 标 志 寄