集成电路扫描链诊断技术教材.pdf

集成电路扫描链诊断技术 王飞 胡瑜 李华伟 李晓维 摘要：扫描设计是一种广泛采用的可测性设计方法。在采用扫描设计的电路中，扫描单元及其控制电路芯 片面积可能占到 30%，引起的故障总数可能占到 50% 。因此扫描链的诊断对于逻辑诊断具有重要的意义。 本文综述了在采用扫描结构的集成电路中，扫描链的诊断方法。一类方法采用了可诊断性设计（Design For Diagnosis ， DFD ），类似于可测试性设计。可诊断设计在扫描结构当中加入额外的硬件电路，以提高扫描 链的可观测性或者可控性。另一类是软件诊断方法，通过施加诊断向量观察故障输出，利用算法推测故障 位置。最后介绍了一项由本实验室提出的采用了可诊断设计的扫描链结构，它不仅可以精确地诊断扫描链 故障，还可以在容忍扫描链单固定型故障的情况下进行组合逻辑电路的诊断。 关键词：扫描链诊断， 故障诊断， 可测性设计， 可诊断设计 1 引言 电路诊断的目的在于确定故障类型并进行故障定位，以便找出导致芯片失效的原因。与 集成电路的测试类似，逻辑诊断也利用了测试中广泛采用的扫描技术。由于故障发生的位置 可能是在组合逻辑电路上，也可能是在扫描电路本身，因此逻辑诊断可以分为两个部分：第 一个部分是扫描电路本身的诊断，另一部分是利用扫描设计把时序电路转化为组合逻辑电路 进行诊断。本文主要介绍扫描链电路的诊断方法。 在采用扫描设计的电路中，扫描单元和其控制电路可能会占到芯片总面积的 30%[1] 。即 使是在存储部件占多数面积的微处理器芯片中，扫描单元和其控制电路所占的硅片面积相对 于组合逻辑电路来说仍然是很大的。这就使得在扫描单元及其控制电路上发生的故障会占到 故障总数的 50%[2] 。因此扫描链的故障诊断对于芯片故障诊断具有重要意义。然而扫描链的 故障诊断十分具有挑战性，首先，扫描链中产生的故障只有通过扫描输出才能直接观察到， 使得采用回溯的方法寻找故障变得十分困难。其次，扫描链中的故障效果会因为扫描移位而 具有全局性[3] 。比如，对于一个存在固定为 1 故障（stuck-at-1，SA1 ）的扫描链，不论故障 位置何在，我们都只能在扫描输出观察到一个全 1 的输出。最后，在进行组合逻辑电路诊断 的时候，我们可以利用无故障的扫描链，但是在进行扫描链诊断时我们就不能假设组合逻辑 电路是没有故障的。如果不采用逻辑诊断手段，仅采用失效分析的话，仅就目前的工艺水平 而言，芯片每平方厘米的互联线长度已经达到 1439 米[4] ，使得直接利用扫描电子显微镜 （scanning electronic microscopy ）或者聚焦离子束（focused ion beam ）等物理手段寻找缺陷 发生位置的方法变得十分困难。因此，目前主流的方法是首先利用逻辑诊断的手段，通过分 析故障响应确定可能的缺陷位置，然后再利用物理手段进行失效分析。 图 1 给出了逻辑诊断的一个示意图。在图 1 中无故障模型常常被称作是 CUD （circuit under diagnosis ），该模型可能是一个由门级网表描述的电路模型，也可能是晶体管级的电路 模型。测试向量同时施加给待测芯片和 CUD，并把从测试设备上得到的响应和从 CUD 上得 到的响应进行比较。在某些情况下，期望的响应和故障响应之间会出现不匹配，这种不匹配 的响应向量称为失效测试向量。逻辑诊断就是根据施加的测试向量，分析从 CUD 上得到的 期望响应和从测试设备上得到的故障响应，从而推测出故障位置的过程。这里有两个常用的 定义。第一个是故障分辨率，即通过故障诊断得出的可能的故障数目和芯片中实际的故障数 目的比值。这个比值越接近1，说明这种诊断方法的故障分辨率越高。但是高的故障分辨率 并不意味着一个好的诊断方法，还要看其诊断成功率如何。诊断成功率 或者精确度是指诊断出的可能故障位置中包 含实际故障位置的概率。故障分辨率和诊断 成功率往往是一对矛盾，大量的候选故障可 能会有比较高的诊断成功率，但是诊断分辨 率就很低。反之，如果诊断分辨率比较高， 只有很少的候选故障，可能会使实际的故障 不在候选故障中，从而导致了较低的诊断成 图1. 逻辑诊断示意图 功率。 因此，扫描链诊断的目标就是在最小的时间、面积开销下实现高分辨率的、高成功率的 故障定位。目前已有的扫描链故障诊断方法可以分成两类。第一类是硬件解决方法，也称为