1 计算机组成原理总复习.ppt

计算机组成原理总复习;考试题型;1. 存储容量为32K×8位，求芯片的地址线和数据线的数目？ 解：地址线：15 数据线：8;2. 计算十六进制数据95H的偶校验码？ 解：95H=1010 1001 偶校验位为0;3. 将十进制数25.65转化为二进制，八进制，十六进制格式 解： 25.65=（11001.1000001）2 =（31.404）8 =（19.82）16;4. -5/8的原码、反码、补码、移码 解：原码=1.101 反码=1.010 补码=1.011 移码=0.011;OP;6.;;说 明;8. 假设CPU执行某程序时，访Cache命中4800次，访主存200次，Cache存取周期30ns，主存存取周期150ns，求Cache命中率及Cache—主存平均访问时间和效率 解： （1）Cache 的命中率为4800/(200+4800) = 0.96 （2）由题，访问主存的时间是访问Cache 时间的5倍 (150/30 = 5) 设访问Cache 的时间为t，访问主存的时间为5t， Cache－主存系统的访问效率为e，则 e=t/(0.96t+0.04*5t)=86.2% （3）平均访问时间 = 30ns×0.96＋150ns×(1–0.96) = 29.4 ns ; 9. 假设主存容量为512KB，Cache 容量为4KB，每个块为16 个字，每个字32 位 （1）Cache 地址有多少位？可容纳多少块？ （2）主存地址有多少位？可容纳多少块？ （3）在直接映射方式下，主存的第几块映射到Cache 中的第5 块（设起始字块为第1 块）？ （4）画出直接映射方式下主存地址字段中各段的位数。 ; （1）根据Cache 容量为4KB（212 = 4K），Cache 地址为12 位。由于每字32 位，则Cache共有4KB/4B = 1K 字。因每个字块16 个字，故Cache 中有1K/16 = 64 块。 （2）根据主存容量为512KB（219 = 512K），主存地址为19 位。由于每字32 位，则主存共有512KB/4B = 128K 字。因每个字块16 个字，故主存中共128K/16 = 8192 块。 （3）在直接映射方式下，由于Cache 共有64 块，主存共有8192 块，因此主存的5，64+5，2×64+5，……，213-64+5 块能映射到Cache 的第5 块中。 （4）在直接映射方式下，主存字块内地址为6位（4 位表示16 个字，2 位表示每字32 位），缓存共64 块，故缓存字块地址为6 位，主存字块标记为主存地址长度与Cache 地址长度之差，即19-12 = 7 位。;10. 假设主存容量为512K×16 位，Cache 容量为4096×16 位，块长为4 个16 位的字，访存地址为字地址。 （1）在直接映射方式下，设计主存的地址格式。 （2）在全相联映射方式下，设计主存的地址格式。 （3）在二路组相联映射方式下，设计主存的地址格式 （4）若主存容量为512K×32 位，块长不变，在四路组相联映射方式下，设计主存的地址格式。; （1）根据Cache 容量为4096=212 字，得Cache 字地址为12 位。根据块长为4，且访存地址为字地址，得字块内地址为2 位，即b = 2，且Cache 共有4096/4=1024=210 块，即c = 10。据主存容量为512K=219 字，得主存字地址为19 位。在直接映射方式下，主存字块标记为19-12=7。 （2）在全相联映射方式下，主存字块标记为19-b = 19-2 = 17 位 （3）根据二路组相联的条件，一组内有2 块，得Cache 共分1024/2=512=2q 组，即q = 9，主存字块标记为19-q-b = 19-9-2 = 8 （4）若主存容量改为512K×32 位，即双字宽存储器，块长仍为4 个16 位的字，访存地址仍为字地址，则主存容量可写为1024K×16 位，得主存地址为20 位。 由四路组相联，得Cache共分1024/4 = 256 = 2q 组，即q = 8。 对应该条件下，主存字块标记为20-8-2 = 10 位。;11 设CPU有16根地址线、8根数据线， MREQ作为访存控制信号(低电平有效)， WR作读写控制信号(高电平为读，低电平为写) 现有下列存储芯片