关于FPGA的高速数据采集系统接口设计.pdfVIP

下载本文档

0
0
约1.94万字
约 5页
2017-07-29 发布于北京
举报
版权申诉

关于FPGA的高速数据采集系统接口设计.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

基于 *87的高速数据采集系统接口设计西安交通大学!! 黄伟罗新民以基于新一代 !!! 的高速数据采集系统为例详细介绍和接口匹 ;OVC [121’\HO:B WU=7 WUO4RW 摘要配设计和高速串行 :+*P#(B技术的实现并对高速数传系统的输入输出接口的不同实现方式进行分析 ! ! 给出系统解决方案# 关键词 ;OVC 高速数据采集 :+*P#(B U1$(#\HO:B ! ! ! ! 引言 ’ 输入输出接口研究 ! ! 当前#越来越多的通信系统工作在很宽的频带上#对 U1$(#\HO:B 系列是在U1$(#\系列;OVC 的基础于保密和抗干扰有很高要求的某些无线通信更是如此$ 上#嵌入了高速接口和处理器$它能 B _0 O+M#$OR 随着信号处理器件的处理速度越来越快#数据采样的速率实现超高带宽的系统芯片设计#支持 % 等 WU=7 WUO4RW 也变得越来越高$在某些电子信息领域#要求处理的频带多种差分接口#适应性很强$其中高速串行! 技术 0VF 要尽可能的宽%动态范围要尽可能的大#以便得到更宽的采用了 :+*P#(B技术#在可编程逻辑器件中内嵌了速率频率搜索范围#获取更多的信息量$ 因此#通信系统对信为的多端串行通信接口$该技术包括千 J)A,9V5 05 号处理前端的采样电路提出了更高的要求#即希望 C = 以太网% 千以太网% % % 和 A- 05 JVB 7#$12CFC ’T1’15’6 转换速度快而采样精度高#以便满足系统处理的 C = #为高性能接口提供了完全的解决方案$ ;15$#R?’’#2 要求$ ! 信号标准是一 WU=7 W+M U+2( #=1TT#$#’(1271’21’ K K K 可编程门阵列 ;OVC 的出现已经显著改变了数字系种小振幅差分信号技术#如图所示$它使用非常低的幅 , 统的设计方式$应用可编程门阵列 ;OVC#可使数字系统度信号! #通过一对平行的走线或平