精选11时序逻辑电路分析与设计.pptVIP

3) 用中规模集成移位计数器构成扭环形计数器 3,4D Q1 Q2 Q3 Q0 R 1,4D 3,4D 3,4D 3,4D 2,4D DSR C4 1→/2← 1 0 } M 0 3 SA SB CP SRG4 74194 0 0 0 0 1 1 0 1 1 0010 1001 0100 1010 0101 1011 0110 1101 0000 1000 1100 1110 0001 0011 0111 1111 Q0Q1Q2Q3 DSR=Q3+Q1Q2Q0 * 4) 扭环形计数器的特点 ① 扭环形计数器输出码为循环码，能有效防止冒险现象; ② 扭环形计数器的输出波形为： CP Q0 Q1 Q2 Q3 * ③ 扭环形计数器状态的利用效率比环形计数器高, n 个触 发器构成的环形计数器有2n个有效状态, 有2n-2n个无效 状态. * 例: 试设计一个能产生序列信号移位型序列 信号发生器. 解: 移位型序列信号发生器的一般框图为 组合电路 移位寄存器 … 输出 F 11.1.4 用MSI设计同步时序逻辑电路 * 工作原理: 将移位寄存器和外围组合电路构成一个移存型计数器，使该计数器的