在高速电路中最小化信号反射具有阻抗匹配多层互联结构(中文翻译).docVIP

在高速电路中最小化信号反射具有阻抗匹配的多层互联结构 Soorya Krishna K and M. S. Bhat 摘要——集成电路工作在吉赫兹(GHz)频率时通过互联结造成的阻抗不匹配引起的信号反射，是信号完整性的一个主要问题。在此文章中，我们提出一个方法来减少这种通过诱导信号反射在芯片上的总体的互联线。我们可以得出，在交界片上适当加入一个电容性负载，可以实现阻抗匹配，并派生出用来确定被添加在互联结的电容的表达式。仿真结果表明，在1GHz到10GHz的频率范围内使用65nm技术这种方法使得信号反射减小至少-10dB。以下提出的方法是检测两种类型的模型：(i)通过一个单一的连接点连接两个互联层。(ii)从6层到1层通过5个过孔的两个互联层。 索引——互连线，信号反射，过孔 I、简介 数百万个元器件集成在单一集成电路（IC）芯片上的超大规模集成电路（VLSI）技术已经超过了8个金属层[1]，紧密地放置在不同的互联层的IC芯片和被广泛使用的通孔来连接不同的金属层。随着数据通信速度超过1千兆比特每秒的增加，在成功传输数据方面，信号完整性成为越来越重要的角色。在交界处阻抗的不连续和整体的互连线导致了信号反射和信号的损失。在信号的传输中，为了增加效率，设计师尽可能的消除每一个沿高速信号路径的阻抗不匹配，因为这些不连续性会产生抖动，降低眼图的张开率和最大限度的传输数据。两个金属层过孔之间不恰当的连接，产生了很明显的击穿电压，信号衰减，串扰，开关噪声等等。对不同类型过孔的研究，他们的性质和影响传播的信号是由[2]-[5]。 电路板的过孔是很小的，在以低频率运行时，焊盘被忽视或者近似为电容和电感，当信号传输频率超过1GHz时，焊盘需要建模为分布式RLC结构。在将来，由于扩展的需要，节点会越来越少，但通过阻力大幅增加（0.3Ω~0.7nm-8Ω~90nm）[6]。 不同技术文献中多层互联结构中减少信号反射的描述各不相同，输电线路的形状通过帮助减少附近信号反射和表现在[7]。在多层互联结构里如[8]所示，一种新型的结构可以减少信号反射。在[9]，优化过孔大小可以减小信号反射。在所有的这些资料当中，都是为了优化PCB板的信号反射而修改过孔的大小和结构。进一步，在这种结构下，过孔一旦被焊接，就不能再通过更改过孔的结构和形状来适应新的频率。 在此文中，我们致力于通过简单的技术来减小在IC板上的信号反射，比如在互联线上接入电容来实现阻抗匹配。此项技术易受到频率变换的影响，由此产生的电容是来自可调节开关的电容变化，在这种情况下，过孔的电阻可以由一个等价的回路得出，并且作用在金属互连线上的信号反射可以由下面两条给出(i)通过一个单一的连接点连接两个互联层。(ii)从6层到1层通过5个过孔的两个互联层。 文章的剩下部分是这样安排的：在第二节介绍过孔的结构；在第三章，过孔的负载电容实现阻抗匹配的表达式的派生；在第四部分A和第四部分B分别给出两层和六层的建模仿真结果；结论在第五部分给出。 II、过孔的建模 在集成电路芯片上垂直互联接入(VIA)使垂直互联布线在金属层之间，如[10]所示；在微电子方面，过孔的影响是相当大的，不可忽视的，在公式[11]里，过孔电阻(Rvia)、过孔电感(Lvia)、过孔电容(Cvia)为一个有特殊尺寸和功能的过孔，用一个等价的T字模型来代表一个集总RLC回路，如图1所示。两个金属层连接的节点之间的电压降是由Rvia和Lvia造成的，电容Cvia与地相连。计算电阻、电容、电感的表达式，由等价回路在公式1、2还有3中给出。 (1) (2) (3) 这里ρ是导电材料的电阻率，rvia,，hvia和t分别代表半径，长度和介质的厚度，εr是材料的介电常数，ε0是空气的介电常数(8.852×10-12F/m)，μ0是周围的介电常数(4π×10-7H/m). 图1.过孔的等效集总RLC电路 III、电容匹配表达式 使导线和过孔相连的结点的阻抗不匹配会使得信号产生反射。当平面波传播在横向电磁(TEM)模式，反射波和入射波之间的差异必须等于透射波。 (4) (5) 这里vi，vr，vt，ii，ir还有it分别是入射电压，反射电压，透射电压，电流波。Z0是传输线的特性阻抗，Zvia是过孔等效电路的等效阻抗。传播(vt)和反射(vr)的表达式可以从公式(4)和(5)中得到。 (6) (7) 反射系数(Г)是一个测量两个传输线交叉口有多少信号被返回的数据量。从公式6和7中，我们可以得到 (8) 为了实现，互联金属线被视为微带线的阻抗特性，并在公式9中给出： (9) 其中 这里w，t 和h分别表示宽度，导体的厚度和衬底的厚度。公式中9的εeff和we是由于信