(18-19)专题三：频率计的设计.pptVIP

主要内容： 4位十进制频率计设计 8位十进制数字频率计 频率计的基本原理 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N /T 若某一信号在1秒时间里重复变化了100次，则根据频率的定义可知该信号的频率fs 为：fs=100HZ. 通常测量时间T取1秒或它的十进制时间。 当T=1s，N就是测得的频率。 频率计主要由四个部分构成：时基电路、输入电路、技术显示电路以及控制电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数、计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 脉冲发生器电路、测频控制信号发生器电路、计数模块电路、锁存器、译码驱动电路 设计原理 设计原理：当系统正常工作时，外界提供的1HZ的输入信号，经过测频控制信号发生器进行信号的变换，产生计数信号，被测的信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定的显示数据，显示译码器将二进制表示的计数结果转换成相应的能够在八段数码显示管上可以显示的十进制结果。在数码显示管上可以看到计数结果。 四位十进制频率计的总体框图 ?四位十进制频率计的总体框图如下图所示，它主要由四个模块组成，分别是：测频控制信号发生器，计数器模块，锁存器，译码器。? ? 频率控制信号发生器的功能：将外部输入的1HZ信号，进行信号的变换，产生计数信号，并送入计数器模块。? ? 计数器模块的功能：计数器模块对输入的计数信号进行计数，并将计数结果送入锁存器中。? ? 锁存器的功能：锁存器可以保证系统稳定的显示数据。? ? 显示译码模块的功能：显示译码器将二进制表示的计数结果转换成相应的能够在八段数码显示管上显示的十进制结果。 4位十进制频率计的外部接口 四位十进制频率计的端口说明 F1Hz：给tctl aa模块提供1Hz的频率输入。 Fin :被测频率输入。 Scan_clk:给scan_led模块提供扫描频率输入（建议为300Hz，以方便计数）。 Bt[1..0]:片选信号输出。 Sg[6..0]:译码信号输出。 Cout:进位输出。 各部分的原理 Tct1模块： 根据频率的定义和测量的基本原理，测定信号的频率必须有一个脉宽为1秒的对输入信号脉冲计数允许的信号；1秒结束后，计数值锁入锁存器的锁存信号和为下一测频计数周期作主编的计数器清0信号。这3个信号可以由一个测频控制信号发生器Tct1产生。 Tct1为测频控制信号发生器。 Tct1的计数使能信号EN能产生一个1 s宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制：当en为高电平时允许计数、低电平时停止计数 ，并保持其所计的脉冲数。在停止计数期间，首先需要一个锁存信号load的上升沿江计数器在前1秒的计数值锁存进各锁存器reg16中，并由外部的译码器译出并显示计数值。锁存信号之后，必须有一清零信号rst对计数器进行清零，为下1秒钟的计数操作作准备。程序见下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY Tct1 IS PORT (CLKK: IN STD_LOGIC; en,rst,load: OUT STD_LOGIC); END; ARCHITECTURE behav OF Tct1 IS SIGNAL div2clk:STD_LOGIC; BEGIN PROCESS(CLKK) BEGIN IF CLKKEVENT AND CLKK=1 THEN div2clk = NOT div2clk; END IF; END PROCESS; PROCESS(CLKK, div2clk) begin if CLKK=0 AND div2clk=0 then rst =1; else rst=0; end if; end process; load=not div2clk; en =div2clk; end behav; reg16为锁存器。在信号Load的上升沿时，立即对模块的输入口的数据锁存到reg16的内部，并由reg16的输出端输出，然后，七段译码器可以译码输出。在这里使用了锁存器，好处