浅析数电07.pptVIP

2. SRAM的基本存储单元 VDD T4 T3 T2 T1 T6 Xi 字线 T5 位线 T8 Yj T7 Bi 位线 读/写控制电路 存储单元 结构组成与工作原理 基本RS触发器 —记忆单元存储0、1二值 字线门控管5T6 —控制记忆单元与位线接通 列存储单元公用门控管T7T8 控制位线与读写缓冲放大器的连接 读/写控制电路 —由列地址码 —控制读(输出)或写(输入) R/W I /O A1 A2 A3 a)由NMOS管组成的基本存储单元 1 0 1 0 1 0 1 0 1 0 T1 T3 T2 T4 T5 T6 T7 T8 VDD VGG D D Xi Yi a) 六管 NMOS 存储单元 基本RS 触发器 1 导通 0 截止 0 截止 1 导通 特点： 断电后数据丢失 T1 T3 T2 T4 T5 T6 T7 T8 VDD D D Xi Yi b) 六管 CMOS 存储单元 N P 1 导通 0 截止 0 截止 1 导通 特点： PMOS 作 NMOS负载，功耗极小，可在交流电源断电后,靠电池保持存储数据. VDD T4 T3 T2 T1 T6 Xi 字线 T5 位线 T8 Yj T7 Bi 位线 读/写控制电路 存储单元 R/W I /O A1 A2 A3 b)CMOS管组成的基本存储单元 1 0 1 0 1 0 结构组成与工作原理 基本RS触发器 —记忆单元存储0、1二值 字线门控管5T6 —控制记忆单元与位线接通 列存储单元公用门控管T7T8 控制位线与读写缓冲放大器的连接 读/写控制电路 —由列地址码 —控制读(输出)或写(输入) 特点： PMOS 作 NMOS负载，功耗极小，可在交流电源断电后,靠电池保持存储数据. 7.3.2 动态存储单元 DRAM a) 四管动态存储单元 T5、T6 — 控制对位线的预充电 VDD 存储单元 T1 T2 T3 T4 T5 T6 T7 T8 D D Xi Yi 位 线 B 位 线 B CB CB 预充脉冲 C1 C2 1 导通 0 截止 T3、T4 — 门控管 控制存储单元与位线的连通 T7、T8 — 门控管 控制位线与数据线的连通 1 1 0 1 若无预充电，在“读”过程中 C1 存储的电荷有所损失，使数据 “1”被破坏，而预充电则起到给 C1 补充电荷的作用，即进行一次刷新。 存储单元 b) 三管动态存储单元 T1 T2 T3 T4 写 位 线 CB VDD 读 位 线 写字线 读字线 C 读操作: 先使读位线预充电到高电平 当读字线为高电平时 T3 导通 若 C 上存有电荷 (1) 使 T2 导通, 则 CB 放电, 使读位变为低电平 (0) 若 C 上没有电荷 (0) 使 T2 截止, 则 CB 不放电, 使读位线保持高电平 (1) 写操作: 当写字线为高电平时 T1 导通 将输入信号送至写位线，则将信息存储于 C 中 §7.4 存储器容量的扩展 ——把各片对应的地址线连接在一起，数据线并列使用即可。 7.4.1. 位数的扩展 用两片2114 将位数由 4位扩展到 8位 A0 A9 CS R/ W A0 A9 R/ W D1 D3 D2 D0 2114 (2) CS D7 D6 D5 D4 A0 A9 R/ W 2114 (1) CS I/O3 I/O2 I/O4 I/O1 I/O3 I/O2 I/O4 I/O1 地址线、读/写控制线、片选线并联 输入/ 输出线分开使用 如：用 8 片 1024 ? 1 位 RAM 扩展为 1024 ? 8 位 RAM I / O 1024×1(0) A0A1 …A9R/WCS I / O 1024×1(1) A0A1…A9 R/WCS … I / O 1024×1(7) A0A1…A9 R/WCS … A0 A1 . . A9 CS R / W 0 0 I0 I1 I7 D0?D7 1 0 O0 O1 O7 D0?D7 7.4.2 字数的扩展 各片RAM对应的数据线联接在一起； 低位地址线也并联接起来，而高位的地址线，首先通过译码器译码，然后将其输出按高低位接至各片的选片控制端。 用2114接成4096字×4位存储器 * * * * 半导体存储器 数字电子技术 第七章 §7.1 概述 §7.2 只读存储器( ROM ) §7.3 随机(读写)存储器( RAM ) §7.4 存储器容量的扩展 §7.5用存储器实现组合逻辑函数 T7.1; T7.2； T7.3; T7.11 半导体存储器是用来存储大量二值数字信息的大规模集成电路，是进一步完善数字系统功能的重要部件。它实际上是将大量寄