采用容性封装技术提高ESD防护性能研究 Study on Robustness Improved ESD Protection Method by Capacitive Packaging Technology.pdfVIP

下载本文档

13
0
约1.92万字
约 5页
2017-08-03 发布于上海
举报
版权申诉

采用容性封装技术提高ESD防护性能研究 Study on Robustness Improved ESD Protection Method by Capacitive Packaging Technology.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

步燃燃备 doi：10．3969／j．issn．1003—353x．2009．09．014 采用容性封装技术提高ESD防护性能研究曾传滨，海潮和，李晶，李多力，韩郑生 (中国科学院微电子研究所，北京100029) 摘要：提出了一种通过在电源线与地线之间加入外部电容以吸收ESD脉冲的新型集成电路 EsD保护方法。分析了这种方法在提高产品EsD防护性能方面的可行性，并用TLP设备测量出 ArrLP 了一0．1肚F电容在吸收4 EsD电流脉冲时电容两端电压随时间的变化曲线以及不同电容值电容吸收4ATLP ESD电流脉冲后的电压随电容变化曲线，理论分析及测试结果均表明这种ESD 000vHBM v以防护方法能在集成电路承受6 EsD脉冲时将yDn与GND之间的电压降钳位在0．5 下。通过将此EsD防护方法应用在SOI微处理器产品和SOI静态随机存储器产品上，成功地将这 000 两款产品的ESD防护能力从l000V提高到了3 V以上，验证了这种容性封装技术在ESD防护方面的优良性能。关键词：静电放电；电容；封装；传输线脉冲发生器；钳位电路；集成电路中图分类号：TN305．94文献标识码：A onRobustnessESDProtectionMethod Study ImproVed byCapacitiVePackagingTechnology Hai Li Han Chaohe， “duoli， ZengChuanbin， Jing， Zhengsheng (蛔缸眦矿^纰roe如讲ro凡近，肌打ⅫeAc础盯哕旷S啦嬲，谢略100029，傀打ln) newIC method Abstmct：Aelectmstatic an dischaE萨(ESD)protectionw鹊pmposed bypacka舀ng exterior andGNDtoabsorbESD of theICESD between，DD c印acitor pulse．ThepossibilityimprDving mbustnesswas curvefor and for curve analyzed．Thevoltage—time O．1弘Fc印acitorcapacitance-voltage difkrent line me鹊uredtmnsmission wbenthe abso南4A capacito璐wer；eby pulse(TLP)8ystemcapacitors TLPESDcun℃nt