原创力文档- 1、本文档共59页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
* 四路数据选择器的实现 1/3 用CMOS静态组合逻辑实现 问题： 高扇入 * 四路数据选择器 2/3 S 1 0 S 1 0 S 1 0 用CMOS静态组合逻辑实现：Building big from small; * 书图5.1-4 AOI AOI AOI * 四路数据选择器 3/3 用CMOS传输门实现：两个传输门串联可实现三个信号的与；而四个乘积项的或可用四路并联实现。 D3 D2 D1 D0 S1 S0 书图5.1-7 * 逆多路选择器 控制信号实现一路输入数据的多路输出； m路输出数据需要 个控制变量；每次只能选中一位数据送至其中一路。 由于传输门的双向导通特性，故将多路数据选择器的输入和输出互换则可实现逆多路选择器。 * 编码器 (Encoder) 实现不同类型代码之间的转换。 即：把一组m个输入信号用一组n位( )二进制代码表示，且一一对应。 * 十进制数的BCD编码真值表 十进制数 In 二进制数 Y3( ) Y2( ) Y1( ) Y0( ) 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 * 十进制数的BCD编码电路原理图 9 8 7 6 5 4 3 2 1 * 译码器 (Decoder) 将二进制码转换为其他类型代码。 根据输入的二进制代码值在一组输出中相应的一个输出线上产生输出信号。即：把一组n位( )二进制代码表示为一组m个输入信号，且一一对应。 Decodes inputs to activate one of many outputs 二进制变量译码器（完全译码器） 当输入一个n位二进制变量时，在m个输出线中只有一个是高电平（或低电平）， 。 二进制变量译码器可以作为VLSI中的一个功能部件（如存储器中的地址译码器），也可以作为单独的集成电路产品（2－4译码器、3－8译码器等）。 * 2－4译码器 S0 S1 Enable Out0 = !In1 !In0 Out1 = !In1 In0 Out2 = In1 !In0 Out3 = In1 In0 2x4 输入 S1 S0 输出 Out0 Out1 Out2 Out3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 1 * 静态CMOS逻辑门实现2-4译码器 two inverters, four 2-input nand gates, four inverters plus enable logic 与非门实现电路 或非门实现电路 * 3?8译码器 输入 x2 x1 x0
文档评论（0）