Actel提升Libera IDE性能,针对其低功耗FPGA系列.pdfVIP

ispLEVER(Windows)包含Lattice公司的合 开发工具中，DesignPlanner工具将蘸个常用的 Graphics的第三方 作伙伴Synplicity和Mentor 优化工具Preference 工具，这些工具用于综合和仿真。ispLEVER支 在一起，反映出专业FPGA设计者的处理思路 持90纳米LatticeECP2和LatticeSCFPGA系列、和工作流程。现在用户能够无缝地从一项任务 非易失的LatticeXPFPGA系列，以及跨越式可转移到另一项任务，而无需多余的中问步骤。 编程器件MachXO器件。ispLEVER的主要亮Preference Editor被用来定义诸如关键路径和时 点还包括：推出新的、高度集成的DesignPlan— 序目标等设计参数，因为这些参数的定义是专 ner接口、以及一个IPexpress用户可配置的IP 门针对器件的，无法在硬件描述语言(HDL)层 核拓展库。此外ispLEVER还有LatticeMicr032 开发工具。这是一个针对LatticeMic032微处理 体控制。将这两种相关的工具集成在一起，简 器的完整的设计环境。 化了一些任务，诸如将客户定制的逻辑指定到 ispLEVER的FPGA设计流程提供强大的 器件砌引脚。因此，可以帮助设计者无缝地工 交互式编辑功能，通过两个重要的工具一De— 作，从而更快、更高效地完成这些设计任务。■ Device Planner和EPICEdimr来实现。在 sign I Actel提升LiberaDE性能，针对其低功耗FPGA系列 IDE 2006年9月，Actel推出低功耗的FPGA持。Libero7．3具有易于使用的功能，协 —IGLOO系列。这个以Flash(闪存)为基础 的产品系列的静态功耗为59W，是当时最接 LiberoIDE 近竞争产品功耗的1／4；与目前领先的PLD产 7．3引入了创新的内部设计功能， 品比较，可延长便携式应用的电池寿命达5 如新的Libero模块化设计流程，有助于降低 倍，可以取代ASIC和CPLD(复杂可编程逻辑FPGA开发成本，并使得用户能够加快完成设 器件)在便携式产品中的应用。 计。强化的IDE还将先进的FPGA后端技术与 Actel新版本Libero集成设计环境(IDE)Synplicity、Mentor 能为Actel以Flash为基础的现场可编程门阵