影响片上网络性能关键技术的研究.pdf

] on 随着半导体工艺的进步以及SoC(SystemChip)技术的不断完善，单个 芯片上集成的晶体管已达到数十亿，这意味着集成的IP核数目将达到上万个。 传统的SoC技术，IP核之间是以共享总线方式进行通信的，这种模式己遇瓶颈， 出现了包括像性能、功耗、延时以及可靠性等方而的问题；另外，多处理器SoC 的出现，使得总线结构在可扩展性、通信效率及功耗等方面的问题更为突出。面 对总线架构出现的上述问题，人们将计算机网络通信的思想移植到芯片设计上 on 来，提出片上网络(Network LocallySynchronous， 网络通信，并利用全局异步局部同步(GloballyAsynchronous GALS)机制完成IP核之间的高速通信。NoC是更大规模、更高层次的片上系统， 是片上的网络系统，是未来：芷=片设计的主方向。 本文首先介绍了课题的研究背景和当前国内外的研究动态；接着对片上网络 相关的技术要点做了分析，包括拓扑结构、交换技术、路由算法、流量控制和通 讯协议等。 本文主要对拓扑结构和路由算法做了深入研究和设计。首先提出一种层次化 networks， 紧密全互连的拓扑结构(GeneralizedHierarchical Connected Completely GHCC)，该结构具有良好的扩展性、统一性等特点，通过仿真验证得出：该结 构性能上与其余常用拓扑结构相媲美，有趋于更优的趋势，从而是片上刚络设计 时一个很好的选择。然后证明了输入选择对于路由效率的影响，并设计了一种基 Level Selection，BLIS)。该机制在高负 于阻塞程度的输入选择机制(BlockInput 载情况下，保证了阻塞区域优先选通，提高了通信效率。在与输出选择机制组成 完整的路由算法后，实验证明：除了在对调模式下BLIS输入选择与传统的先到先 得(FirstComeFirst Service，FCFS)输入选择性能相近外，其余模式下，BLIS性 能均优于FCFS。在一些模式下，BLIS还能使复杂度低、硬件需求少的XY路由 算法在性能上接近甚至超过高复杂度、硬件需求高的OE算法。 关键词：片上网络；拓扑结构；层次化紧密全互连；输入选择 wellastheSoC theadvancesinsemiconductor technology With technology,as oftransistorsona hasreached continuesto integration singlechip improve，the the ofIPcorescanreachtensof ona number meansthat billions．This singlechip basedthesharedbus thetraditionalSoC coreis on thousands．In technology,IP thebottleneckwhichhadbeenthe