- 1、本文档共175页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
使用流程
3.7 QuartusⅡ设计简介 一、QuartusⅡ的设计流程 二、QuartusⅡ的图形用户界面 三、QuartusⅡ的图形用户界面功能 3.7.1 QuartusⅡ简介 一、 Quartus Ⅱ的设计流程 二、QuartusⅡ的图形用户界面 三、 QuartusⅡ的图形用户界面功能 6 Programming(编程) Assembler Programmer Convert Programming Files 7 System-Level Design(系统级设计) SOPC Builder DSP Builder 8 Software Development(软件开发) Software Builder 9 Block-Based Design(基于块的设计) LogicLock Window Floorplan Editor VQM Writer 13 Debugging(调试) SignalTap II SignalProbe In-System Memory Content Editor RTL Viewer Technology Map Viewer Chip Editor 14 Engineering Change Management(工程变动管理) Chip Editor Resource Property Editor Change Manage 3.7.2 设计输入 一、创建工程 二、图形设计输入方法 三、文本输入方法 四、建立存储器编辑文件 五、创建顶层图形设计文件 Quartus II Text Editor文本输入 AHDL, VHDL, Verilog HDL Memory Editor存储器输入 HEX, MIF Schematic Design Entry图形设计输入 3rd-Party EDA Tools第3方EDA工具 EDIF HDL VQM(Verilog Quartus Mapping) Mixing Matching Design Files Allowed 一、 创建工程 1. 打开创建工程向导 执行菜单命令“ File New Project Wizard”,打开Introduction对话框。单击“Next”。 3. 加入设计文件(必要时) (1)单击Add按钮,从其他工作目录中选择所需要的现成的源文件(只是指向该文件位置) ; (2)单击“User Library Parameters”按钮,可以加入用户自己定义的库函数:选择其路径和文件名,单击“Add”加入。 (3)单击“Next”。 4. 指定第三方对代码进行综合和仿真的工具(需要时) 在安装Quartus II软件时,缺省的情况下安装了综合和仿真工具,也可以选择Quartus II软件支持的其它综合或仿真工具。 在弹出的对话框中,选择适当的工具,或者什么也不选,单击“Next”。 5. 指定目标器件类型 在“Family”栏中选择“Stratix II”,选择“Yes”单选钮; 单击“Next”; 在下一对话框中选择具体的器件型号,然后单击“Next”。 6. 完成 在最后一步中,显示了在前面几步中所做选择的信息。确认无误后单击“Finish”。 执行“Assignments Settings” 菜单命令,弹出“Settings”窗口 Files——添加和删除文件; User Libraries——添加用户库; Device——更改器件系列; EDA Tool Settings——设置其它EDA工具; Timing Analyzer——定时分析设置 Simulator——仿真设置:选择功能仿真或时序仿真 二、图形设计输入方法 图形设计文件的创建 利用库函数Library Function (Block)画原理图 逻辑门、触发器、引脚和其它基本单元符号 Altera兆功能函数(Megafunction)和 LPM (Library of Parameterized Modules,参数化的模型库) 为Verilog、VHDL或AHDL设计文件创建符号 使用导线和总线连接所有的图形块(Block) 图形编辑器(Schematic Editor)的使用 创建简单的测试设计文件来理解Altera的兆功能函数 PLL, LVDS I/O, Memory 创建顶层图形文件便于查看和连接 又称为块编辑器(Block Editor),可以原理图( Schematic)和结构图(Block Diagram)形式输入和编辑图形设计信息。 [例] 4位乘法器的设计:在资源管理器下新建schematic文件夹,并在其中创建工程mult4x4.qpf,新建图形文件mult4x4.bdf。 建立图
文档评论(0)