19_20_多处理机的.ppt

计 算 机 系 统 结 构;多处理机系统概述;多个处理机或多个计算机组成一个并行计算机。 一个并行计算机是多个处理部件的集合，所有的处理部件通过互连网络进行通信，协同求解问题，实现作业，任务级甚至指令级间并行。;二、多处理机的特点;2.程序并行性 SIMD：操作级并行（数据并行）， 识别：隐式识别和向量指令， 支持：编译程序和硬件； MIMD：任务级并行（数据、功能并行）， 识别：显式指令、编译程序、OS和硬件等， 支持：专用指令，OS对任务的分派和调度。 3.并行任务派生 SIMD：向量指令表示及控制，隐式并行、效率低； MIMD：专用指令表示及控制，显式并行、效率高。;4.进程同步 SIMD：单一CU控制，自然同步； MIMD：多个CU控制，需采取特殊措施同步（等待、信号灯等）。 5.资源分配和任务调度 SIMD：屏蔽手段，无需调度； MIMD：软件手段（排队器、触发等）分配及调度。 6.效率 MIMD：同时多路执行，效率高。;1.紧耦合系统(TCS);系统属性： 同构/异构——PE类型相同/不同； 对称/非对称——每个PE与部分/全部的I/O通道连接。 常见结构： 同构对称式和异构非对称式多机系统。 限制： PE数量不能很多。 主存带宽、IN带宽、同步开销限制了PE的数量。 访存冲突解决方案： 采取多体交叉访问方式，增加PEM数量； 每个PE自带小容量局部存储器，存放核心代码、OS表格等，减少PE访存次数； 每个PE自带一个Cache，减少PE访存次数。;处理机1;根据存储器存取方式分为三种模型 均匀存储器存取(Uniform-Memory-Access）简称UMA 非均匀存储器存取（Nonuniform-Memory-Access）NUMA 高速缓存存储结构（Cache-Only-Memory Architecture）COMA;UMA模型：这种模型结构图物理存储器SM1，SM2……SMm被所有处理机均匀共享，所有处理机对所有存储字具有相同存取时间，每台处理机允许私有的cache，系统的外部设备也可以一定形式共享。;NUMA模型：是另一种共享存储器系统，其访问时间随存储字的位置不同而变化，其共享存储器物理上是分布在所有处理机的本地存储器上。所有本地存储器的集合组成了全局地址空间，可被所有的处理机访问。;COMA模型：只用高速缓存的多处理机，是NUMA机的一??特例，只是将后者分布主存储器换成了高速缓存，在每个处理机结点上没有存储器层次结构，全部高速缓冲存储器组成了全局地址空间。; 它由多个计算机模块组成，每个节点有一台处理机和局部存储器及本身的输入输出设备，通过节点总线连在一起，计算机模块又通过节点接口接到互连网上，通过消息传递实现互相通信。各处理机物理连接松散，多分布式存储器，适于粗粒度的并行。;层次式：常采用多级总线实现层次连接。例子如机群系统，美国的卡内基-梅隆大学研制的系统，是有50个LSI-11小型机组成三层总线的多处理机系统。;非层次式：各结点机-包括处理机，存储器，I/O系统和网络接口（NIC）通过节点总线连在一起，而各个计算机模块又通过网络接口连到外部互连网上。通过消息传输系统（MTS）对各结点机进行多个访问请求的仲裁。; 松散耦合多计算机系统数据传送速度低，延迟时间长，各节点间距离不等，相互联系少。互连网如前面已讨论的各种构成多计算机的静态网络拓扑结构。环形、树形、网格、超立方体、带环立方体等。结点之间要求有相同的通信模式。;1.总线形式（时间分配）最常见;2.交叉开关形式 （空间分配）;4.多级互连网络形式;5.开关枢纽形式;单处理机：cache一致性问题只存在于cache与主存之间，即使有I/O通道共享cache亦可通过全写法或回写法较好地加以解决； 多处理机：由于每一个处理机都有一个cache，因此在写操作时，必须保证各cache之间的数据一致性。;问题的提出 在多处理器系统中，多个Cache中，对应的copy内容应该一致，如下图：;多个Cache不一致的原因 1.共享可写数据的不一致性(sharing of writable data);2.进程迁移的不一致性;右图为：包含共享变量x的进程原来在P1上运行，并对x进行了修改（但采取写回策略，所以暂时没有修改Memory），由于某种原因迁移到P2，修改过的x’仍在P1的Cache中，P2运行时从Memory中得到x，这个x其实是“过时”的，所以造成了不一致。 中间图为：P2中运行的进程对x进行了修改，采取写通过策略，所以把Memory中的x也修改为x’，由于某种原因该进程迁移到P1，但P1的Cache中仍为x，所以造成不一致。;3. I/O操作（绕过Cache的I/O操作）;中间图为：当I/O处理机将一个新的数据x’写入主存储器时，绕