- 1、本文档共63页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2.12 存储器的
ROM128存储器工作原理 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 ? 与Y0相连的所有二极管导通,相应的位线变为低电平,未与Y0跨接二极管的位线保持高电平。 假设仅短路Y0与D0交叉处二极管11111110 假设仅在Y0与D0交叉处连接二极管,若输出使能控制信号 OE=0,则输出1111 1110B。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 多输入输出组合逻辑电路实验 实验 步骤 1、连线; 注意A9实验区的连接:先连接JPR4,然后将JPR3与实验大板上的Vcc与GND用杜邦线分别连接以接通电源。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 多输入输出组合逻辑电路实验 实验 步骤 1、连线; 2、对ROM128编程,示例详见表4.23; 插上短路器连接二极管相当于存储一个0,否则存储1 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 多输入输出组合逻辑电路实验 实验 步骤 1、连线; 2、对ROM128编程,示例详见表4.23; 3、拨动开关KA0 ~ KA3,通过LED的显示状态找到对应的关系。 例:拨动KA0~KA3使A3~A0输入1101,根据ROM128中存储的数据,LED显示状态如图中所示。 1 0 1 1 1 0 1 1 0 0 0 0 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. LED流水灯实验 实验步骤 1、连线; 2、对ROM128编程,参照“LED流水灯编码表”; 3、按键S7、S8、S9,分别实现清零、LED流水灯步进和快速显示。 注意,使用按键S9时可通过JP23调整LED流水灯的速度。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 2.12.1 只读存储器ROM 2.12.3 随机访问存储器 2.12.4 数据的存与取 目 录 2.12.2 ROM128存储器实验 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 随机存取存储器分类 静态RAM(SRAM) 存储单元由锁存器(或触发器)构成,有2个稳定状态来存储1位二值信息,只要不断电所存储的数据就可以长期保存,因此也称它为静态的。 动态RAM(DRAM) 存储单元是靠内部寄生电容充放电来记忆信息,电容充有电荷为逻辑1,不充电为逻辑0,而电容是会漏电的,因此需要外部电路进行刷新操作才能确保数据不丢失,因此称它为动态的。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 特点: SRAM基本结构 存储阵列 地址译码器 I/O控制电路 + + A0 A1 An-1 CE WE OE I/O0 I/Om-1 SRAM结构框图 属于时序 逻辑电路 可读可写 存储单元是由锁存器(或触发器)构成 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pt
您可能关注的文档
- 16布尔表达式的.ppt
- 17-指令系统03的.ppt
- 17.关于集合知识的降奶学作者:古丽努尔阿吉 指导老师:阿布拉江阿不都瓦克 评价:中.doc
- 17动物的远游的.ppt
- 17春北交《可靠性基的础》在线作业一.doc
- 17春北交《可靠性基的础》在线作业二.doc
- 17春北交《可靠性工的程》在线作业一.doc
- 17春北交《可靠性工的程》在线作业二.doc
- 17春北理工《机械制的造工程学》在线作业.doc
- 17.第十四课的.doc
- 福莱特玻璃集团股份有限公司海外监管公告 - 福莱特玻璃集团股份有限公司2024年度环境、社会及管治报告.pdf
- 广哈通信:2024年度环境、社会及治理(ESG)报告.pdf
- 招商证券股份有限公司招商证券2024年度环境、社会及管治报告.pdf
- 宏信建设发展有限公司2024 可持续发展暨环境、社会及管治(ESG)报告.pdf
- 品创控股有限公司环境、社会及管治报告 2024.pdf
- 中信建投证券股份有限公司2024可持续发展暨环境、社会及管治报告.pdf
- 洛阳栾川钼业集团股份有限公司环境、社会及管治报告.pdf
- 361度国际有限公司二零二四年环境、社会及管治报告.pdf
- 中国神华能源股份有限公司2024年度环境、社会及管治报告.pdf
- 广西能源:2024年环境、社会及治理(ESG)报告.pdf
文档评论(0)