2017计算机体系结构的期末复习.pptVIP

计算机体系结构期末辅导; 1. 期末考试题题型 一、填空题（每空1分，共14分） 二、名词解释（每题2分，共16分） 三、简答题（每题5分，共30分） 四、问答与计算题(第1题10分,第2、3题每题15分共40分) 2. 期末考试内容分布 第1章 基础知识 第2章 指令系统 第3章 存储系统设计 第4章 流水线计算机设计技术 第5章 并行处理技术（互连网络部分） 第8章 非冯.诺依曼计算机有关概念;;;1、简述冯.诺依曼计算机的特征 。 2、什么是存储系统？ 3、简述组相联映象规则。 4、引起Cache与主存内容不一致的原因是什么？为了保持Cache的一致性，在单计算机系统中一般采取哪些措施？ 5、影响虚拟存储器命中率的因素有哪些？它们是如何影响的？ 6、在指令编码中，缩短地址码的方法很多，请列出三种缩短地址码的方法，并说明理由。 7、什么是指令的重叠解释方式？重叠解释方式有哪三种？ 8、试述页式管理虚拟存储器的工作过程 。;6、典型例题分析与解答;本题有两个问题应特别注意：第一个问题是“上一级”与“下一级”的关系，即哪是上一级，哪是下一级？在下图中第3级是第2级的“上一级”，第1级又是第2级的“下一级”。第二个问题是该计算机是一个“经解释实现的计算机”，上一级的程序在下一级上实现不是经翻译完成，只能是解释。;[例2]假设将某系统的某一部件的处理速度加快到10倍，但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？;[例3]用一台4OMHz处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下： 指令类型 指令条数 时钟周期数 整数运算 45000 1 数据传送 32000 2 浮点运算 15000 2 控制传送 8000 2 求有效CPI、MIPS速率和程序的执行时间。;;[例4]若某机要求有：三地址指令4条，单地址指令192条，零地址指令16条。设指令字长为12位，每个地址码长3位。问能否以扩展操作码为其编码？;解： 三种指令格式字如下：;[例5]假设一台模型计算机共有10种不同的操作码，如果采用固定长操作码需要4位。已知各种操作码在程序中出现的概率如下表所示，计算采用Huffman编码法的操作码平均长度，并计算固定长操作码和Huffman操作码的信息冗余量（假设最短平均长度H＝3.1位） ;;;;[例6]设某用户虚存共有8页, 主存有4页, 每页大小为1KB. 试根据页表计算出虚地址1023和6800的主存实地址。;每页首地址=页号X每页大小;[例7]某机主存容量为512KB，Cache的容量为32KB，每块的大小为16个字（或字节）。划出全相联方式主、缓存的地址格式、目录表格式及其容量。 答：全相联映象方式： 主存与缓存分成相同大小的数据块，主存的某 一数据块可以装入缓存的任意一块空间中。 根据已知条件可以求得： 主存块数：512K/16＝32K＝215； 缓存块数：32K/16＝2K＝211； 块内地址：16＝24; ;图2.6 全相联地址转换 ;[例8]某机主存容量为512KB，Cache的容量为32KB，每块的大小为16个字（或字节）。划出直接相联方式主、缓存的地址格式、目录表格式及其容量。 答：直接相联映象方式： 主存与缓存分成相同大小的数据块，将主存空间按缓存的容量分成区，主存中某区的一块存入缓存时只能存入缓存中块号相同的位置。 根据已知条件可以求得： 主存区数：512K/32K＝16＝24；缓存块数：32K/16＝2K＝211；块内地址：16＝24 ;容量：与缓冲块数量相同即211＝2048(或32K/16＝2048)。 ;高速缓冲存储器;[例9]主存容量为512KB，Cache的容量为32KB，每块为64个字（或字节），缓存共分128组。划出组相联方式主、缓存的地址格式、目录表格式及其容量。 答：组相联映象方式： 主存与缓存分成相同大小的数据块，主存和Cache按同样大小划分成组，将主存空间按缓存的容量分成区，当主存的数据调入缓存时，主存与缓存的组号应相等，但组内各块地址之间则可以任意存放。 根据已知条件可以求得： 主存区数：512K/32K＝16＝24；缓存组数：128＝27； 缓存块数：32K/64＝512＝29；组内块数：512/128＝4＝22 块内地址：64＝26;;高速缓冲存储器;[例10]一个有快表和慢表