原创力文档- 1、本文档共17页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
寄存器的设计的
寄存器
移位寄存器; CT=0表示此端子为低电平时，四个触发器的输出为零。不受任何关联数字影响，异步清除。; 假设4是低位寄存器，1是高位寄存器。;欲存入数码1011：;欲存入数码1011，即D1D2D3D4= 1011;（二）四位双向移位寄存器74194;LIBRARY IEEE
USE IEEE.std_logic_1164.all;
ENTITY vshiftreg IS
PORT (CP，R，DSR,DSL:IN STD_LOGIC;
S: STD_LOGIC_VECTOR (2 DOWNTO 0); --FUNCTION SELECT
D: STD_LOGIC_VECTOR (7 DOWNTO 0); --DATA IN
Q:OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); --DATA OUT
END vshiftreg;
ARCHITECTURE vshiftreg_arch OF vshiftreg IS
SIGNAL IQ: STD_LOGIC_VECTOR (7 DOWNTO 0);
BEGIN
; PROCESS(CP,R,IQ)
BEGIN
IF ( R=‘1’) THEN IQ = ( OTHERS = ‘0’); --异步清除
ELSIF (CP’EVENT AND CP=‘1’) THEN
CASE CONV_INTEGER(S) IS
WHEN 0 = NULL; --保持
WHEN 1 = IQ =D; --预置
WHEN 2 = IQ = DSR IQ(7 DOWNTO 1); --右移
WHEN 3 = IQ = IQ(6 DOWNTO 0) DSL; --左移
WHEN 4 = IQ = IQ(0) IQ(7 DOWNTO 1); --循环右移
WHEN 5 = IQ = IQ(6 DOWNTO 0) IQ(7); --循环左移
WHEN 6 = IQ = IQ(7) IQ(7 DOWNTO 1); --算数右移
WHEN 7 = IQ = IQ(6 DOWNTO 0) ‘0’; --算数左移
WHEN OTHERS = NULL;
END CASE;
END IF;
Q = IQ;
END PROCESS;
END vshiftreg_arch; ;2. 环形计数器;1.七位串行?并行转换;七位并行?串行;例1：用74195构成M=4的环形计数器???;;
文档评论（0）