第 4 章 存储器系统的.ppt

第四章 存储器系统;本章学习内容 存储器的分类及层次结构 半导体存储器的工作原理以及与CPU的连接。 辅助存储器的工作原理;4.1 存储器概述;4.1.1 存储器分类;(3)高速缓冲存储器（Cache） 是一种介于主存与CPU之间用于解决CPU与主存间速度匹配问题的高速小容量的存储器。Cache用于存放CPU立即要运行或刚使用过的程序和数据。;2．按存取方式分类;(3) 顺序存取存储器(SAM) 存储器所存信息的排列、寻址和读写操作均是按顺序进行的，并且存取时间与信息在存储器中的物理位置有关。如磁带存储器，信息通常是以文件或数据块形式按顺序存放，信息在载体上没有唯一对应的地址，完全按顺序存放或读取。 (4) 直接存取存储器（DAM） 介于RAM和SAM之间的存储器。也称半顺序存储器。典型的DAM如磁盘，当进行信息存取时，先进行寻道，属于随机方式，然后在磁道中寻找扇区，属于顺序方式。; 3．按存储介质分类;(3)光存储器 利用光学原理制成的存储器，它是通过能量高度集中的激光束照在基体表面引起物理的或化学的变化，记忆二进制信息。如光盘存储器。 4. 按信息的可保存性分类 (1) 易失性存储器 电源掉电后，信息自动丢失。如半导体RAM。 (2) 非易失性存储器 电源掉电后，信息仍能继续保存。如ROM、磁盘、光盘等。;4.1.2 主存储器的组成和基本操作;⑵ 存储单元：由一组存储元件组成，可以同时进行读写。 ⑶存储体（存储阵列）：把大量存储单元电路按一定形式排列起来，即构成存储体。存储体一般都排列成阵列形式，所以又称存储阵列。 ⑷ 存储单元的地址：存储体中每个存储单元被赋予的一个唯一的编号。存储单元的地址用于区别不同的存储单元。要对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地址。;⑸ 存储单元的编址 编址单位：存储器中可寻址的最小单位。 ① 按字节编址：相邻的两个单元是两个字节。 ② 按字编址：相邻的两个单元是两个字。 例：一个32位字长的按字节寻址计算机，一个存储器字中包含四个可单独寻址的字节单元，当需要访问一个字，即同时访问4个字节时，可以按地址的整数边界进行存取。即每个字的编址中最低2位的二进制数必须是“00” ，这样可以由地址的低两位来区分不同的字节。;地址;主存的基本组成;⑹ 地址寄存器：用于存放所要访问的存储单元的地址。要对某一单元进行存取操作，首先应通过地址总线将被访问单元地址存放到地址寄存器中。 ⑺ 地址译码与驱动电路：用于对地址寄存器中的地址进行译码，通过对应的地址选择线到存储阵列中找到所要访问的存储单元，并提供驱动信号驱动其完成指定的存取操作。 ⑻ 读写电路：根据CPU发出的读写控制命令，控制对存储单元的读写。 ⑼ 数据寄存器：暂存需要写入或读出的数据。数据寄存器是存储器与计算机其它功能部件联系的桥梁。;⑽ 时序控制电路：用于接收来自CPU的读写控制信号，产生存储器操作所需的各种时序控制信号，控制存储器完成指定的操作。如果存储器采用异步控制方式，当一个存取操作完成后，该控制电路还应给出存储器操作完成（MFC）信号。;2. 主存与CPU的连接及主存的操作;主存的操作过程;CPU与主存之间的数据传送，可采用同步控制方式，也可采用异步控制方式。 同步控制方式：数据传送在固定的时间间隔内完成。即在一个存取周期内完成。 异步控制方式：数据传送的时间不固定，存储器在完成读/写操作后，需向CPU回送“存储器功能完成”信号（MFC），表示一次数据传送完成。 目前多数计算机采用同步方式控制CPU与主存之间的数据传送。 由于异步控制方式允许不同速度的设备进行信息交换，所以多用于CPU与外设的数据传送中。;4.1.3 存储器的主要性能指标;存储容量的主要计量单位： 1K＝210＝1024 1M＝220＝1024K＝1048576 1G＝230＝1024M＝1073741824 容量与存储器地址线的关系 1K＝210 需要10根地址线 1M＝220 需要20根地址线 256M＝228 需要28根地址线;2．速度;⑵ 存取周期（存储周期、读写周期 TM） 存储器相邻两次存取操作所需的最小时间间隔。 由于存储器一次存取操作后，需有一定的恢复时间，所以存储周期TM大于取数时间TA。 半导体存储器 TM＝TA＋一定的恢复时间 MOS型存储器的TM约100ns 双极型TTL存储器的TM约10ns ;⑶ 带宽（存储器数据传输率、频宽 Bm） 存储器单位时间所存取的二进制信息的位数。 带宽等于存储器总线宽度除以存取周期。 W：存储器总线的宽度，对于单体存储器，W就是数据总线的根数。 带宽的单位：兆字节/秒 提高存储器速度的途径 ①