四位抢答器课程设计.doc

评语： 成绩： 签名： 日期： 淮海工学院 课程设计报告书 课程名称： 电子技术课程设计 题 目： 四路抢答器 系 （院）： 电子工程学院 学 期： 12-13-2 专业班级： 电气工程111班 姓 名： weijiashun 学 号： 引言 电子技术课程设计是一门十分重要的实践基础课，学生不仅需要有较高的理论素养，同时也要掌握基本的设计知识和技能，理论加实践，为今后各课程的学习打下坚实的基础。通过课程设计，不仅可以有效的复习所学习的知识，更培养了学生的独立思考与解决困难的能力。 2 设计目的： 1、巩固加深对电子技术基础知识的理解，培养学生发现问题、独立分析问题、解决问题，提高综合运用所学知识的能力。 2、通过查找资料、选方案、设计电路、安装调试、写报告等环节的训练，熟悉设计的过程、步骤。为以后从事电子电路设计、研制电子产品打下基础。 3、了解电子线路设计的工程、工艺技术规范，学会书写设计说明书。 4、培养学生严肃、认真的科学态度和工作作风。 5、在课余实践，有效地激发学生对电子设计的兴趣，丰富课外生活。 6、培养学生自主学习能力，扩展知识面。 3 设计任务和要求 智力竞赛是一种生动活泼的教育形式和方法，通过抢答和必答两种方式能引起参加竞赛者和观众的极大兴趣，并能在极短的时间内，使人们增加一些必要的知识。进行智力竞赛时一般分为若干组，各组回答主持人提出的问题，问题又分为必答及抢答两种，必答时有时间限制，到时要告警，回答问题正确与否，由主持人判定为是加分还是减分。成绩评定结果用电子装置显示。抢答时，要判定哪组抢得，并有声音及指示灯显示。，根据分组，选择抢答器进行设计。 具体要求如下： 1．抢答组数为4组，输入抢答信号的电路应具有去抖动功能。 2．判断选组电路应能迅速、准确地判出抢答者，同时能排除他组的信号，闭锁其它电路的输入，并对抢中者给以声光信号显示。 3．计数显示电路。每组有三位十进制计分显示电路，能进行加操作。 4．定时及音响。必答时启动定时灯亮，以示开始，当时间到时要发声音，并熄灭指示灯。抡答时，最后抢得的一组灯亮，其余灯灭，同时也可以驱动组别数字显示。 5．回答问题的时间可以调整，分别为10S、20S、50S或更长。 6．主持人要有复位按钮，和加分按钮。 4 原理电路和程序设计 4．1 数字抢答器总体方框图： 如图所示为总体方框图。优先判断编号锁存接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，主持人将开关置开始状态选手在定时时间内抢答，当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示。如果再次抢答必须由主持人再次操作清除和开始状态开关 图1 总体方框图 4．2 单元电路设计 4.2.1 脉冲产生电路： 由555定时器和电阻电容接合成多谐振荡器，产生所需要的震荡脉冲。根据需要，产生1hz的震电荡路，T=Ln2*C*（R1+2*R2）,既有f=1/(R1+2R2*C*ln2)。脉冲电路如图2所示： 图2 脉冲电路图 其脉冲电路仿真图如图3所示： 图3 脉冲电路仿真图 由图片看到，R1=R2=50k，C1=C2=10nF，根据公式得到T=1.0ms，故频率约为1hz，满足于需求。由multisim仿真，的示波器截图可见，T=1.061，误差很小，合适与电路设计要求。 4.2.2 倒计时显示电路： 该电路采用十进制同步减计数器74LS190，主持人宣布开始时，按下按钮，同时使计数器置数为“9”，并在脉冲作用下开始倒计时并在显示器上显示，到零时停止。 真值表如表1所示： 表1 74LS190真值表 输入 输出 LOAD’ CTEN’ U／D’ CLK’ A B C D QA QB QC QD 0 × × × a b c d a b c d 1 0 0 ↑ × × × × 加计数 1 0 1 ↑ × × × × 减计数 1 1 × × × × × × 保持 CLK时钟输入端（上升沿有效）， CTEN计数控制端（低电平有效）， A～D并行数据输入端 QA～QD 输出端，LOAD异步并行置入控制端（低电平有效 ） U /D 加/减计数方式控制端。 倒计时脉冲电路如图4所示： 图5 倒计时脉冲电路 倒计时脉冲仿真图如图6所示： 图