基于cpci总线多dsp系统的高速主机接口设计 high-speed host interface design of multi-dsp system based on cpci.pdfVIP

嵌蕊妓蒂鼬鲥捌k删吲 张骋，蔡惠智，何国建 (中国科学院声学研究所，北京100080) 摘要：CPCI总线是一种成熟全面的计算机总线，通过它主机可以方便地为DSP加裁程序，进行 调试和监控工作；另外还能在主机和DSP系统问完成高速数据传输工作。本文结合一个已经成功应 PCI9656接口芯片，FPGA提供了高迭90MB，s的主机访问DsP和SDRAM的速度。 DSPSDRAMCache 关键词：CPCI总线n，GA hostinterface basedonCPCI High—speed design“multi—DSPsystem ZHANG Guo Ji加 Ch8Ilg，CAIHlli珊，HE 0f^cdu鲥c。f 0f (InsIitIJte Clline驿Acad。Ⅲysci即∞，Be巧iTlg100080，ChirIa) u捌协10adDsP m叩it叩tlle Abstract：CPcI面4邮rfIIIooⅢput盯bu8，which啪be p邛g咖，deb【Ig蛐d DsP盯咖mby tllehogt．III出eother bea ch丑Ⅱnelbetw∞nh耐ar．dDsP．Ba日ed仰a舳“删耐hl har_d．证c8nlliglI叩∞dd出h】扭d÷d“g apph— witll Bhaw8a two block． c删de日i伊l，吐l远p。pernew吐兀lctu珥ho或il-t血fi嘴埘gn：c扯hesta把m即hil屺咖hDⅥ，8nd“Blo百e wimthcPcI whenh0Bt舳e嘲theDsP蛐dsDRAMonboard． iIIk如ehiP，Pcl9656。theFPGA虬PPli矗岫暑peed船90邶，B KeywOr出：CPCI b璐；FPG^；DsP；SDRAM；Cache 在现代通信、雷达和声纳系统中，随着实时处理要 不同于以往简单地使用一个cPLD进行粘合逻辑设 求的不断提高。对数字信号处理系统也提出了更高的 计．本文提出了一种基于双状态机+Cache，预存预取的 要求。板载多片高性能的DSP芯片，配合大容量的主机接口设计结构。在主机接口中设立了一个Cache．降 SDIUM．可以很好地满足上述要求。并且已经成为了 数字信号处理系统发展的趋势。采用CPCI总线集成系且设计了两个独立状态机分别进行控制。这显著提高了 统，可以方便主机进行调试，控制和管理DsP系统。系 统中的主机接口可以使主机通过cPcI总线访同板上供了更广阔的平台。本文详细阐述了如何完成CPcI总 的DsP和SDRAM芯片，这是多DsP系统设计的关键 点之一。 点，并给出了逻辑框图。 (接上页) 北京：机械工业出版社，2001． 【2】章晓卿，刘中元．非接触式R兀D读写器系统的研究[J】． 【7】马海莲．DeIphi7组件应用实倒[M1．北京：电子工业出版 国外电子元器件，2006，(2)：15一16． 社，2003． 【3】Kh珥n岫uer[德】著，陈大才编译，王桌人审校．射频【8】彭勇，王建芬．DeIpb巧．0网络与通信开发应用[M】．北京：