基于fpga的逻辑分析仪连续触发模块设计 design of a logic analyzers continuous trigger module based on fpga.pdfVIP

20lO宰”月 电子测。试 N呲2010 繁11秘 ELECTRONIcTEsT No．11 基于FPGA的逻辑分析仪连续触发模块设计 孙旌旗，王厚军，戴志坚 (电子科技大学自动化工程学院成都611731) 摘要：介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。这种模式主要用于嵌入式软件的测试分 析，它不再采用采样的方式来采集数据，而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总 线，当程序运行到插桩点时，硬件产生触发，此时才会主动地到总线上将相应数据与对应的具体时间捕获回 来，从而实现有效数据的精确捕获。此外，在FPGA内部采用双RAM交替读写的方式来暂存数据，在不中断 程序运行的情况下，实现有效数据的长时l’日J实时存取与分析，提高嵌入式软件性能分析的范围和质量。采用 FPGA作为实现硬件结构的基本功能器件，提高了工作速度，使整个设计具有集成度高、性能稳定、调试方便 等特点